JPS63107245A

JPS63107245A - オ−トマテイツク・フオ−ルバツクおよびリストア方式

Info

Publication number: JPS63107245A
Application number: JP62151376A
Authority: JP
Inventors: Mikiro Eguchi; 江口　幹郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-23
Filing date: 1987-06-19
Publication date: 1988-05-12
Anticipated expiration: 2009-12-14
Also published as: JPH06103876B2; US4736388A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はオートマティック・フォールバック（Ａｕｔｏ
ｍａｔｉｃ　Ｆａｌｌ　Ｂａｃｋ）およびリストア（Ｒ
ｅｓ　ｔｏｒｅ）方式に係り、特に回線の歪を等化する
自動等化回路を受信部に有するデータ変復調装置を用い
るデータ通信における伝送スピードをオートマチイック
にフォールバックおよびリストアするオートマティック
・フォールバックおよびリストア方式に関するものであ
る。

〔従来の技術〕

従来、データ伝送装置を対向して用いてデータ通信を行
なっている際、回線の劣化が発生し、エラーが多（なっ
て正常なデータ伝送ができなくなると、システムとして
最低限の伝送を確保するため、伝送スピードを低下させ
（フォールバック）、回線の劣化要因に対しエラーマー
ジンを増して、スピードは遅くなるが、データ伝送を確
保するという方法が採られている。

また、さらに、時間を経て回線の劣化が良くなった場合
には、元の伝送スピードへ戻し、正常なデータ伝送を行
なう、いわゆるリストア（復旧）がなされる。

このとき・まず・前者のフォールレノ（ツクにつし）て
は、正常なデータ伝送の限界を定めておき、データ伝送
装置内部にて、予めその判定レベルを設け、受信信号が
その値に達したとき、送受の伝送スピードを低下させる
、いわゆるオートマティック・フォールバックを行なう
ことができる。ここで、この受信信号が回線劣化により
ある定めた判定レベルまで劣化したかどうかは、受信信
号アイの広がりの程度により容易に判定することができ
る。

次に後者のりストアについては、フォールバックして時
間を経た後、回線劣化要因が改善（復旧）され、本来の
伝送スピードへ戻して正常なデータ伝送が行なえるかど
うか、すなわち、リストア判定するためには、フォール
バンクにより伝送スピードが低下しエラーマージンが増
している状態であるので、そのままのスピードでの判定
はむずかしく、実際に本来のスピードへ戻して試してみ
る方法しかあり得ない。

〔発明が解決しようとする問題点〕

前述した従来の方式では、リストアを試みようとしても
、エラーのない正常なデータ伝送が再現できるかどうか
わからず、とにかく、実際に本来の伝送スピードへ戻し
て試してみる方法しかできない。よって、もし、駄目な
場合、最低限のデータ伝送確保も得られないという問題
があった。

また、オートマチイックにリストアすることもできない
という問題があった。

〔問題点を解決するための手段〕

本発明によるオートマティック・フォールバック行なう
リストア方式は、受信データを１タイムスロット毎にシ
フトする受信レジスタと、等化修正量を蓄える修正レジ
スタと、上記受信レジスタの１タイムスロフト毎の出力
に上記等化修正量を乗算し加算して等化データを得る演
算手段と、この演算手段によって得られた等化データと
理想値との誤差量を作成する第１の識別回路と、上記等
化修正量を上記誤差量に応じて変更する修正回路とを有
する自動等化回路をもつデータ変復調装置におけるオー
トマチインク・フォールバックおよびリストア方式にお
いて、送信部にて第１の信号品質検出信号により１デー
タに対しに点または２点の２通りの送出データ点を切り
替えて発生する符号器をもち、受信部にて上記第１の信
号品質検出信号を検出する第１の検出回路をもち且つ上
記第１の識別回路にて上記第１の検出回路の出力または
第２の信号品質検出信号を検出する第２の検出回路の出
力によりｍ点または１点の２通りの理想値を切り替えて
使用する第１の自動等化回路と、常時ｍ点の理想値であ
る第２の識別回路と上記第２の検出回路をもつ第２の自
動等化回路と、上記第１の検出口′路の出力または第２
の検出回路の出力もしくは送信データを前記第１または
第２の信号品質検出信号により選択する選択回路とを備
えてなるようにしたものである。

〔作用〕

本発明においては、回線劣化が生じた場合、第１の自動
等化回路が受信信号劣化を検出し、信号品質検出（ＳＱ
Ｄ）信号をオンとし、これにより上記第１の自動等化回
路自身は識別回路における理想値を１６点から４点へ減
じ、エラーマージンを確保させる。これと同時に、ＳＱ
Ｄオン情報は対局へ伝送され、符号器において、データ
スピード９６００ｂｐｓから４８００ｂｐｓヘフオール
バツクされ、また、１６点の送出データ点が特殊な１６
点データへ切り替わり、第１の自動等化回路は理想値が
４点となったため、４８００ｂｐｓの等化データを出力
する。以上がオートマティック・フォールバックとなる
。

一方、第２の自動等化回路はこの間常時１６点理想値に
て受信信号劣化の回復を監視しており、回線劣化が復旧
すると、自局の第１の自動等化回路の識別回路における
理想値を本来の１６点へ戻すと共に、対局へ伝え、符号
器において９６００ｂｐｓのデータへ戻し、本来の１６
点データを送出させる。よって、オートマチイック・リ
ストアが実現される。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。例
として、ここでは、正常時９６００ｂｐＳのデータを１
６点のデータで送出し、異常時（ＳＱＤオン時）はフォ
ールバック（ｆａｌｌ　ｂａｃｋ）スピード４８００ｂ
ｐｓとなる場合を説明する。

第１図において、４は自局のデータ変復調装置を示した
ものであり、１０は対向する相手のデータ変復調装置を
示したものである。そして、ＳＤは送信データ、ＲＤは
受信データを示し、ＲＴは受信タイミング、ＳＴ２は後
述するタイミングパルス発生器の出力、ＳＱＤおよびＳ
ＱＤ’は信号品質検出を示す。

１は送信データＳＤが人力すると送出すべきデータ点を
発生する符号器で、その詳細を第２図に示す。

第１図における符号器１に係る部分を抽出して示した図
である第２図（ａ）において、１１はデータ点発生器で
、送信データＳＤとして９６００ｂｐＳまたは４８００
ｂｐｓを受け、９６００ｂｐｓの場合１６点のデータを
発生し、４ビツト毎に１６点中の１点のデータを発生す
る。すなわち、Ａ〜Ｐ（第２図（ｂ）参照）のデータで
ある。次に、信号品質検出（ＳＱＤ）信号がオンとなる
と、タイミングパルス発生器１２の出力ＳＴ２は４８０
０ｂｐｓとなり、送信データＳＤは端末装置より４８０
０ｂｐｓとなる。このとき、データ点発生器１１におい
て、信号品質検出ＳＱＤオン時は、４８００ｂｐｓのス
ピードで本来４点しか必要ないが、４点の各点について
Ａ−Ｄの４点のデータを割り当て、合計Ａ−Ｐの１６点
のデータを発生する。なお、Ｑｕｔは出力を示す。その
データ点の関係を第２図（ｂ）、　（Ｃ）に示す。この
第２図（Ｃ１において左側は正常時の１６点送出データ
を示したものであり、右側は信号品質検出ＳＱＤオン時
の１６点送出データを示したものである。そしてｂｔｌ
ｌは４ビット−１６点を示し、ｂｔｂは２ビット−４点
を示す。

また、対局よりＳＱＤ“信号を受信すると、一旦低下し
た４８００ｂｐｓから本来の９６００ｂｐｓヘスピード
アツプする機能をもつ。

このように、符号器１は信号品質検出（ＳＱＤ）信号に
より１データに対しに点または４点の２通りの送出デー
タ点を切り替えて発生するように構成されている。

２は符号器１の出力を変調しラインへ出力する変調回路
、３はラインより受信した信号を復調し、元のデータ信
号へ復号する復調回路である。同様に５は復調回路、８
は変調回路を示す。６は復調回路５からの受信信号を入
力すると回線劣化要因により発生する歪を取り除いて受
信データＲＤとして出力する自動等化回路で、その内部
構成を第３図に示す。

この第３図（ａ）において、６１は受信データＲＤを１
タイムスロフト毎にシフトする受信レジスタ、６２は等
化修正量を蓄える修正レジスタ、６３は掛算器、６５は
加算器で、これらは受信レジスタ６１の１タイムスロッ
ト毎の出力に上記等化修正量を乗算し加算して等化デー
タを得る演算手段を構成している。６６はこの演算手段
によって得られた等化データと理想値との誤差量を作成
する識別回路、６４は上記等化修正量を上記誤差量に応
じて変更する修正回路である。

そして、第１図の復調回路５からの受信信号は、受信デ
ータＲＤの受信レジスタ６１に与えられ、その受信デー
タの１タイムスロフト毎にこの受信レジスタ６１の内部
を図の左から右へ各エレメントＸ−ｚ、Ｘ−＋、Ｘｏ〜
χ２の順にシフトする。そして、修正レジスタ６２には
等化修正量が各エレメント０４〜Ｃ２に蓄えられていて
上記受信レジスタ６１の各エレメントと修正レジスタ６
２の各エレメントの内容は掛算器６３で演算されて加算
器６５に与えられるように構成されている。加算器６５
の出力は等化補償された受信データＲＤ’であり、この
受信データＲＤ”は出力として利用される。

そして、受信レジスタ６１のセンター（Ｘｏ）Ｘ７とな
る。この値は識別回路６６で理想値と比較され、誤差量
が得られて、これが加算器からなる修正回路６４に送ら
れて修正値に加えられ、修正レジスタ６２に蓄えられた
修正１ｃ、、かさらに最適値に修正される。この動作の
繰返しにより、自動等化回路６の出力データはタイムス
ロット毎に誤差量が最小化され、定常時に最小の誤差量
の等化を行なうことができる。

６７は信号品質検出（ＳＱＤ）回路で、ある定めた値と
受信データＲＤとを比較し、自動等化回路出力の等化残
りを監視し、その定めた値より大きくなった場合にはＳ
ＱＤオン、すなわち受信信号劣化と判定する。そして、
この信号品質検出回路６７の出力は送信部へ送られる（
第１図ＳＱＤ参照）とともに、識別回路６６へ入力され
、この識別回路６６において正常時は送信されてくる１
６点のデータそれぞれに対して理想値をもっているが、
ＳＱＤオンとなった場合には理想値を４点とする。ここ
で、このＳＱＤオン時は第１図に示す符号器１から前記
第２図（Ｃ）における右側のＳＱＤオン時送出データに
示す特殊１６点データが送信されてくる。

そして、理想値４点による等化出力は、第３図（ｂ）に
示すように、受信データは各Ｘ印の理想値へ等化するた
め、データＡ−Ｄを出力することができる。このため、
回線劣化が生じても、エラーマージンの大きいデータ伝
送を行なうことができる。

また、次に述べる自動等化回路７の出力を受ける（第１
図ＳＱＤ“参照）と、識別回路６６は元の１６点理想値
となる。

なお、この第３図（ｂｌにおいて、左側は正常時におけ
る×印：１６点理想値、Ｑ印：１６点受信データを示し
、右側はＳＱＤオン時における×印：４点理想値、Ｏ印
；１６点受信データを示す。

このように、自動等化回路６は、信号品質検出（ＳＱＤ
）信号を検出する信号品質検出回路６７をもち、等化デ
ータと理想値との誤差量を作成する識別回路６６にて上
記信号品質検出回路６７の出力または後述する信号品質
検出（ＳＱＤ’）信号を検出する信号品質検出回路７７
の出力によりｍ点または１点の２通りの理想値を切り替
えて使用するように構成されている。

７は同じく自動等化回路で、前述の自動等化回路６と同
様に、復調回路５からの受信信号を入力し、回線劣化要
因により発生する歪を取り除くように構成されている。

この自動等化回路７の内部構成を第４図に示す。

この第４図において、７１〜７５は前述の第３図（ａ）
における６１〜６５と同じであるので、ここでの説明を
省略する。自動等化回路６と異なる点は、識別回路７６
において、常に１６点の理想値をもっていることと、信
号品質検出（ＳＱＤ）と逆にグツド・クォリティ（ｇｏ
ｏｄ　ｑｕａｌｉｔｙ）を検出する信号品質検出（ＳＱ
Ｄ’）回路７７を備えたことにある。そして、この信号
品質検出回路７７は第３図（ａ）における信号品質検出
回路６７と同じ特性をもっているが、この出力は第３図
（ａ）における識別回路６６へ入力される（ＳＱＤ“参
照）。

また、この信号品質検出回路７７では、元の９６０Ｑｂ
ｐｓスピードへ戻すことができるかどうかを判定してお
り、一旦、ＳＱＤオンになった後、この判定回路が正し
く１６点が判定できることを判定すれば、すなわちＳＱ
Ｄ“オフと判定すれば、送信部に対し、元の９６００ｂ
ｐｓモードで１６点を伝送するよう情報を出し、かつ自
動等化回路６に対して識別回路６６における理想値を元
の１６点とするように出力する。

このように、自動等化回路７は、常時ｍ点の理想値であ
る識別回路７６と信号品質検出（ＳＱＤ“）信号を検出
する信号品質検出回路７７を備えている。

９は上記自動等化回路６における信号品質検出回路６７
の出力または自動等化回路７における信号品質検出回路
７７の出力もしくは送信データＳＤを第１または第２の
信号品質検出信号により選択する選択回路で、自動等化
回路６からのＳＱＤ信号または自動等化回路７からのＳ
ＱＤ“信号が発生したとき、本来の送信データＳＤの信
号を止め、ＳＱＤまたはＳＱＤ’信号を選択するように
構成されている。

次に、以上の構成において、オートマティック・フォー
ルバックからりストアまでの流れを説明する。

回線劣化が生じた場合には、自動等化回路６が受信信号
劣化を検出し、信号品質検出ＳＱＤ信号をオンとする。

これにより、自動等化回路６自体は識別回路６６におけ
る理想値を１６点から４点へ滅じ、エラーマージンを確
保させる。これと同時にＳＱＤオン情報は対局へ伝送さ
れ、符号器１においてデータスピードが９６００ｂｐｓ
から４８００ｂｐｓヘフオールバツク（ｆａｌｌ　ｂａ
ｃｋ）される。また、１６点の送出データ点が第２図に
述べる特殊な１６点データへ切り替わる。そして、この
自動等化回路６は理想値が４点となったため、４８００
ｂｐｓの等化データを出力する。以上が、オートマチイ
ンク・フォールパックとなる。

一方、自動等化回路７は、この間常時１６点理想値にて
、受信信号劣化の回復を監視しており、信号品質検出Ｓ
ＱＤ’信号が検出される、すなわち回線劣化が復旧する
と、自局の自動等化回路６の識別回路６６における理想
値を本来の１６点へ戻すとともに、対局へ伝え、符号器
１において９６ｏｏｂｐｓのデータへ戻し、本来の１６
点データを送出させる。よって、オートマチイック・リ
ストアが実現できる。

第５図は、データ変復調装置を詳細に示すブロック図で
ある。これを用いて動作順序を詳細に説明する。まず、
通常状態について説明する。データ変復調装置ＡＯへ入
力された送信データＳＤはスクランブラ８１によりラン
ダム化され、レジスタ８２へ入力される。スクランブラ
の目的は、受信側のデータ変復調装置ＢＯに備えた自動
等化回路９７および１０１の自動等化動作を保証するた
めのものである。すなわち、データのランダム性により
、各データ点のもつ回線の劣化情報を確率的に正しく把
握することができる。９６００ｂｐＳを例にとると、レ
ジスタ８２へ９６００ｂｐｓのスピードにて取り込まれ
る。その後、レジスタ８３へ４ビツト毎まとめて２４０
０Ｈｚの周期で入力される。ＲＯＭ８４では、４ビツト
毎のデータがアドレス情報となり、第３図の正常時にお
ける点Ａ−Ｐまでの１６点中の１点をアドレスし、その
値を出力する。選択回路（ＳＥＬ）８７においては、通
常、ＲＯＭ８４の出力を選択しており、変調回路（ＭＯ
Ｄ）９４へ出力する。

データ変復調装置ＢＯでは、復調回路（ＤＥＭ）９６を
経たデータは自動等化回路９７へ入力され、前記Ａ−Ｐ
間の１点を歪を取り除いて出力する。

デコーダ９８ではデータ変復調装置ＡＯにおける処理の
逆処理を行ない、受信データＲＤとして出力する。５Ｑ
ＤＩ検出回路９９の出力は、通常はｒＯＪとなっており
、セットリセット回路１００へは影響を与えない。また
、自動等化回路１０１をも経て人力されるが、この自動
等化回路１０１は自動等化回路９７と同じ基準値をもっ
ており、５ＱＤ２検出介１０２の出力５ＱＤ２＝１とな
ってセットリセット回路１００をリセットしている。

次に異常状態について説明する。データ変復調装置ＢＯ
においては、回線が劣化した場合、変調データが広がる
ので、自動等化回路９７において、点Ａ−Ｐまでの１６
点中の１点を識別することができず、等化後においても
、受信データの広がり又は等化はずれをおこす。すなわ
ち、９６００ｂｐｓ、１６点の伝送が不可となる。よっ
て、５ＱＤ１検出回路９９が上記劣化を検出する。第６
図にその内容を示す。自動等化回路出力ａによりアドレ
スされた基準値出力すと自動等化回路出力ａの距離が成
る予め定めた基準値ｒより大きい場合、ＳＱＤ　１　＝
　１と出力する。次に出力ＳＱＤ　１　＝　１はセット
リセット回路１００をセットし、自ｍｈ等化回路９７へ
「１」を与え、その等化理想値を１６点から４点へ変更
する（第３図の右側のデータ点参照）。また、セットリ
セット回路１００の出力「１」はデコーダ９８へ与えら
れ、そのデコーダ逆処理を９６００ｂｐｓから４８００
ｂｐｓへ切り替える。一方、データ変復調装置ＡＯに対
しては、５ＱＤ１＝１の出力が選択回路（Ｓ　Ｅ　Ｌ）
１０３を経て送出される。

データ変復調装置ＡＯにおいて、自動等化回路９３　（
自動等化回路９７に相当する）の出力は比較器９２へ送
られ、レジスタ９１の内容と比較される。すなわち、５
ＱＤＩが「１」かｒＯＪか、または５ＱＤ２が「１」か
「０」かを見分け、（すなわちこれらの情報がレジスタ
９１にストアされており、レジスタアドレス９０により
インクリメントされて順次比較され、）ＳＱＤ１＝１が
検出されてタイミングパルス発生器８９および選択回路
（ＳＥＬ）８７へ送出される。タイミングパルス発生器
８９は、これにより、９６ＱＯｂｐｓから４８００ｂｐ
Ｓヘスピードを出力ｓＴｚとして切り替える。また５Ｅ
Ｌ８７はレジスタ８８の出力を選択する。すなわち、レ
ジスタ８２へ４８００ｂｐｓのスピードでデータを取り
込み、レジスタ８３へは２ビツト毎まとめて２４００Ｈ
ｚの周期で入力される。ＲＯＭ８５では、この２ビツト
によって、第３図中の点Ａ−Ｄまでの４点中の１点が選
ばれる。また、ランダム発生器８６の出力２ビツトによ
って、例えばＡが４点ある中の１点を選び５ＥＬ８７へ
出力する。すなわち、４８００ｂｐｓの伝送であっても
、１６点中の１点を送付することになる。第７図にこれ
ら変換の一例を示す。第７図において、レジスタ８３の
出力が例えば１０とすると第３象限Ｓを限定し、ランダ
ム発生器８６の出力が０１であれば、その象限の中で図
示の点Ｐを送出点として選ぶ。

データ変復調装置ＢＯにおいて、自動等化回路９７では
４８００ｂｐｓの４点理想値をもっており、第３図の右
側に示すように受信データが劣化により広がりをもって
いても、誤りなく判定できる。よって５ＱＤＩ検出回路
９９は「０」を出力する。この間、自動等化回路１０１
は、受信する１６点に対して常に１６点の理想値をもっ
て等化を試みている。ただし、回線劣化により５ＱＤ２
＝Ｏとなっている。

最後に復旧状態について説明する。データ変復調装置Ｂ
Ｏにおいて、回線の劣化が復旧すると、自動等化回路１
０１は正常な等化ができることになり、５ＱＤ２＝１と
なる。よって、セットリセット回路１００をリセットし
、自動等化回路９７の理想値を当初の１６点へ戻す。ま
た、デコーダ９８およびタイミングパルス発生器１０５
も同様に当初の状態へ切り替える。すなわち、４８００
ｂｐｓから９６００ｂｐｓのモードへ復旧する。

また、５ＱＤ２＝１の情報はＳＥＬ　１０３を介して対
局へ送出される。

データ変復調装置ＡＯにおいて、比較器９２において検
出された５ＱＤ２＝１はタイミングパルス発生器８９お
よび５ＥＬ８７へ人力され、各々、当初の９６００ｂｐ
ｓのモードへ復旧させる。

〔発明の効果〕

以上説明したように、本発明によれば、信号品質検出（
ＳＱＤ）信号のオン時送信部において、１データに対し
ｍ点のデータ点を割り当てるコーディングを行なう符号
器と、受信部において、理想値を低減することができる
識別値をもつ自動等化回路と常時正常時と同じ理想値を
もつ識別値をもつ自動等化回路とを有することにより、
オートマティック・フォールバックおよびリストアを行
なうことができるので、実用上の効果は極めて大である
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図における符号器に係る部分を抽出して示した図、
第３図および第４図はそれぞれ第１図における第１およ
び第２の自動等化回路に係る部分を抽出して示した図、
第５図は本実施例を詳細に示すブロック図、第６図は５
ＱＤＩ検出回路の動作の説明図、第７図は４８００ｂｐ
ｓにおける変換例を示す説明図である。１・・・符号器、２，８・・・変調回路、３，５・・・
復調回路、４，１０・・・データ変復調装置、６．７・
・・自動等化回路、９・・・選択回路、１１・・・デー
タ点発生器、１２・・・タイミングパルス発生器、６１
．７１・・・受信レジスタ、６２．７２・・・修正レジ
スタ、６３．７３・・・掛算器、６４．７４・・・修正
回路、６５．７５・・・加算器、６６．７６・・・識別
回路、６７゜７７・・・信号品質検出回路。

Claims

【特許請求の範囲】

受信データを１タイムスロット毎にシフトする受信レジ
スタと、等化修正量を蓄える修正レジスタと、前記受信
レジスタの１タイムスロット毎の出力に前記等化修正量
を乗算し加算して等化データを得る演算手段と、この演
算手段によって得られた等化データと理想値との誤差量
を作成する第１の識別回路と、前記等化修正量を前記誤
差量に応じて変更する修正回路とを有する自動等化回路
をもつデータ変復調装置におけるオートマティック・フ
ォールバックおよびリストア方式において、送信部にて
第１の信号品質検出信号により１データに対しｋ点また
はｌ点の２通りの送出データ点を切り替えて発生する符
号器をもち、受信部にて前記第１の信号品質検出信号を
検出する第１の検出回路をもち且つ前記第１の識別回路
にて前記第１の検出回路の出力または第２の信号品質検
出信号を検出する第２の検出回路の出力によりｍ点また
はｌ点の２通りの理想値を切り替えて使用する第１の自
動等化回路と、常時ｍ点の理想値である第２の識別回路
と前記第２の検出回路をもつ第２の自動等化回路と、前
記第１の検出回路の出力または第２の検出回路の出力も
しくは送信データを前記第１または第２の信号品質検出
信号により選択する選択回路を含むことを特徴とするオ
ートマティック・フォールバックおよびリストア方式。