JPS631047A - 大規模セルの検査方法 - Google Patents
大規模セルの検査方法Info
- Publication number
- JPS631047A JPS631047A JP61144578A JP14457886A JPS631047A JP S631047 A JPS631047 A JP S631047A JP 61144578 A JP61144578 A JP 61144578A JP 14457886 A JP14457886 A JP 14457886A JP S631047 A JPS631047 A JP S631047A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- cells
- transistor
- scale cell
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000007689 inspection Methods 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
小数のゲート回路を集、債化した小規模セルを所定のパ
ターンに配列し、該小規模セルｍｊを接続して大規模セ
ルを形成する場合の大規模セルに至る中間の規模のセル
の間の信号を検査する方法であって、小規模セル間を信
号線で接続した後、ＭＯＳトランジスタの入力となるゲ
ート電極を、該大規模セルの周囲に設けられ、該大規模
セルを動作させるアドレスデコーダとセンスアンプを接
続している第１の信号線に接続するとともに、該トラン
ジスクの出力となるソース或いはドレイン電極とアドレ
スレコーダとセンスアンプを接続している第２の信号線
に接続し、アドレスデコーダより第１、および第２の信
号線を通じて流れる信号が０、或いは１によってトラン
ジスタを動作させ、該トランジスタが小規模セル間を接
続する信号線に対して導通、或いは非導通となって、そ
の出力信号が、該トランジスタのゲート電極を通じてセ
ンスアンプで読み取られるのを検知して小規模セル間の
信号を検知するようにする。
ターンに配列し、該小規模セルｍｊを接続して大規模セ
ルを形成する場合の大規模セルに至る中間の規模のセル
の間の信号を検査する方法であって、小規模セル間を信
号線で接続した後、ＭＯＳトランジスタの入力となるゲ
ート電極を、該大規模セルの周囲に設けられ、該大規模
セルを動作させるアドレスデコーダとセンスアンプを接
続している第１の信号線に接続するとともに、該トラン
ジスクの出力となるソース或いはドレイン電極とアドレ
スレコーダとセンスアンプを接続している第２の信号線
に接続し、アドレスデコーダより第１、および第２の信
号線を通じて流れる信号が０、或いは１によってトラン
ジスタを動作させ、該トランジスタが小規模セル間を接
続する信号線に対して導通、或いは非導通となって、そ
の出力信号が、該トランジスタのゲート電極を通じてセ
ンスアンプで読み取られるのを検知して小規模セル間の
信号を検知するようにする。
本発明はゲートアレイを形成した小規模セルを複数個配
列して接続し、大規模セルを形成するに際し、その小規
模セル間の信号を検査する方法に関する。
列して接続し、大規模セルを形成するに際し、その小規
模セル間の信号を検査する方法に関する。
ＮＡＮＤ、或いはＮＯＲ等の論理ゲートを多数設けたセ
ルを半導体チップに形成してＬＳＩ等の高密度メモリを
形成する際、予めこれらの論理ゲートを組み合わせた基
本回路を形成した半導体チ・／プを周忌しておき、ユー
ザの要望によって、この基本回路に他の回路を組み合わ
せたり、或いはこの基本回路どうしを配線接続してＬＳ
Ｉ等の半導体装置を形成するマスクスライス方式は周知
である。
ルを半導体チップに形成してＬＳＩ等の高密度メモリを
形成する際、予めこれらの論理ゲートを組み合わせた基
本回路を形成した半導体チ・／プを周忌しておき、ユー
ザの要望によって、この基本回路に他の回路を組み合わ
せたり、或いはこの基本回路どうしを配線接続してＬＳ
Ｉ等の半導体装置を形成するマスクスライス方式は周知
である。
このようなマスクスライス方式を用いてゲートアレイ等
のＬＳＩを形成する際、前記した論理ゲート数が小数形
成されている小規模セルを半導体チップ上に所定のパタ
ーンに配列した後、配線接続してゲート数が多数設けら
れた大規模セルを形成するようにしている。
のＬＳＩを形成する際、前記した論理ゲート数が小数形
成されている小規模セルを半導体チップ上に所定のパタ
ーンに配列した後、配線接続してゲート数が多数設けら
れた大規模セルを形成するようにしている。
このような小規模セルを組み合わせて大規模セルを形成
する際、小規模セルが大規模セルに至る中間の規模のセ
ルの段階で小規模セル間の信号を得ることに依って大規
模セル全体の検査を容易にする方法が要望されている。
する際、小規模セルが大規模セルに至る中間の規模のセ
ルの段階で小規模セル間の信号を得ることに依って大規
模セル全体の検査を容易にする方法が要望されている。
従来、第２図に示すように、このようなゲート数が数百
ゲートル数千ゲートの小規模セルＬＡ、 ＩＢを多数組
み合わせて、小規模セル間を配線接続して第３図に示す
ように、数百ゲートの大規模セル２を形成している。
ゲートル数千ゲートの小規模セルＬＡ、 ＩＢを多数組
み合わせて、小規模セル間を配線接続して第３図に示す
ように、数百ゲートの大規模セル２を形成している。
従来、このような小規模セル１Ａ、 １Ｂを組み合わせ
て大規模セル２に至る迄の中間の状態のセルを検査する
方法は適当な方法がなく、小規模セルの周辺部に設けで
ある検査パッドを用いて、その検査バンドに検査装置の
信号線を接触させて、小規模セルが組み合わされた大規
模セルに至る中間の規模のセルを゛検査していた。
て大規模セル２に至る迄の中間の状態のセルを検査する
方法は適当な方法がなく、小規模セルの周辺部に設けで
ある検査パッドを用いて、その検査バンドに検査装置の
信号線を接触させて、小規模セルが組み合わされた大規
模セルに至る中間の規模のセルを゛検査していた。
然し、このような方法では、検査パッドの半導体チップ
に占める面債が増大して形成されるＬＳＩの回路パター
ンの実質的な築禎度が低下する。
に占める面債が増大して形成されるＬＳＩの回路パター
ンの実質的な築禎度が低下する。
またこのような方法では、検査に要する信号線が多数必
要となり、これを小規模セルが組みあわされた大規模セ
ルに至る中間の状態のセルの周辺部に導出するのは信号
線の数が、ばう大になるため半導体チップの製造が煩雑
となり、かつ検査の手間もばう大になる。
要となり、これを小規模セルが組みあわされた大規模セ
ルに至る中間の状態のセルの周辺部に導出するのは信号
線の数が、ばう大になるため半導体チップの製造が煩雑
となり、かつ検査の手間もばう大になる。
本発明は上記した問題点を解決し、簡単な方法で小規模
セルが組み合わされて大規模セルに至る迄の中間の状態
のセルを容易に検査する方法の提供を目的とする。
セルが組み合わされて大規模セルに至る迄の中間の状態
のセルを容易に検査する方法の提供を目的とする。
本発明の大規模セルの検査方法は、小規模セルの出力ポ
イント間を信号線で接続し、該信号線とＭＯＳ）ランジ
スタの出力となるソース、またはドレイン電極と接続す
るとともに、該信号線で接続されていない側のソース、
またはドレイン電極とをアドレスデコーダとセンスアン
プに接続されている第１の信号線と接続するとともに、
該トランジスタの入力となるゲート電極を該大規模セル
を動作させるために設けたアドレスデコーダよりセンス
アンプに接続する第２の信号線に接続し、アドレスデコ
ーダより第１、および第２の信号線を通じて流れる信号
が０、或いは１によってトランジスタを動作させ、該ト
ランジスタが小規模セル間を接続する信号線に対して導
通、或いは非導通となって、その出力信号が、該トラン
ジスタのゲート電極を通じてセンスアンプで読み取られ
るのを検知して小規模セルの接続状態を検知するように
する。
イント間を信号線で接続し、該信号線とＭＯＳ）ランジ
スタの出力となるソース、またはドレイン電極と接続す
るとともに、該信号線で接続されていない側のソース、
またはドレイン電極とをアドレスデコーダとセンスアン
プに接続されている第１の信号線と接続するとともに、
該トランジスタの入力となるゲート電極を該大規模セル
を動作させるために設けたアドレスデコーダよりセンス
アンプに接続する第２の信号線に接続し、アドレスデコ
ーダより第１、および第２の信号線を通じて流れる信号
が０、或いは１によってトランジスタを動作させ、該ト
ランジスタが小規模セル間を接続する信号線に対して導
通、或いは非導通となって、その出力信号が、該トラン
ジスタのゲート電極を通じてセンスアンプで読み取られ
るのを検知して小規模セルの接続状態を検知するように
する。
本発明のセルの検査方法は、小規模セルの入出力ポイン
ト間を接続する信号線を設け、この信号線にＭＯ５Ｉ−
ランジスタの入力となるゲート電極を接続し、該トラン
ジスタの出力となるソース、或いはドレイン電極と、こ
の大規模セルの周辺部に形成されているアドレスデコー
ダとセンスアンプ間を接続する信号線とを接続するよう
にする。
ト間を接続する信号線を設け、この信号線にＭＯ５Ｉ−
ランジスタの入力となるゲート電極を接続し、該トラン
ジスタの出力となるソース、或いはドレイン電極と、こ
の大規模セルの周辺部に形成されているアドレスデコー
ダとセンスアンプ間を接続する信号線とを接続するよう
にする。
そしてこのトランジスタをスイッチング動作回路として
用い、アドレスデコーダで指定された所定の番地の位置
のトランジスタを動作させ、その動作させたトランジス
タの出力信号が小規模セル間を接続する信号線に出力さ
れるために、小規模セル間を接続する信号線の出力信号
の値が変動するのを検知して小規模セル間の信号が正し
い値を採っているか、否かを検知する。
用い、アドレスデコーダで指定された所定の番地の位置
のトランジスタを動作させ、その動作させたトランジス
タの出力信号が小規模セル間を接続する信号線に出力さ
れるために、小規模セル間を接続する信号線の出力信号
の値が変動するのを検知して小規模セル間の信号が正し
い値を採っているか、否かを検知する。
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
説明する。
第１図は本発明の検査方法を説明するための説明図であ
る。
る。
図示するように小規模セル１Ａ、 ＩＢ・・・が組み合
わされて配線接続された大規模セル２の周辺部を構成す
る横方向の辺の内の一辺には、この大規模セル２の所定
番地の位置を指定するアドレスデコーダ３Ａが設置され
、このアドレスデコーダ３Ａの対向する位置には大規模
セル２を挟んでセンスアンプ４八が設けられている。
わされて配線接続された大規模セル２の周辺部を構成す
る横方向の辺の内の一辺には、この大規模セル２の所定
番地の位置を指定するアドレスデコーダ３Ａが設置され
、このアドレスデコーダ３Ａの対向する位置には大規模
セル２を挟んでセンスアンプ４八が設けられている。
また、大規模セル２の周辺部を構成する縦方向の辺の内
の一辺には、アドレスデコーダ３Ｂが設けられ、このア
ドレスデコーダ３Ｂの対向する位置には、大規模セル２
を挟んでセンスアンプ４Ｂが設けられている。
の一辺には、アドレスデコーダ３Ｂが設けられ、このア
ドレスデコーダ３Ｂの対向する位置には、大規模セル２
を挟んでセンスアンプ４Ｂが設けられている。
そしてアドレスデコーダ３Ａとセンスアンプ４Ａを接続
する第１の信号線５Ａが設けられ、アドレスデコーダ３
Ｂとセンスアンプ４Ｂ間を接続する信号線５Ｂが設けら
れている。
する第１の信号線５Ａが設けられ、アドレスデコーダ３
Ｂとセンスアンプ４Ｂ間を接続する信号線５Ｂが設けら
れている。
また小規模セルの入出力ポイント間を接続するための信
号線６が設けられ、更にこの信号線６に出力部のソース
或いはドレイン電極が接続され、他方のソース或いはド
レイン電極が信号線５Ｂに接続され、入力部のゲート電
極が信号線５Ａに接続されているＭＯＳトランジスタ７
が設けられている。
号線６が設けられ、更にこの信号線６に出力部のソース
或いはドレイン電極が接続され、他方のソース或いはド
レイン電極が信号線５Ｂに接続され、入力部のゲート電
極が信号線５Ａに接続されているＭＯＳトランジスタ７
が設けられている。
そして上記したＭＯＳトランジスタ７、および信号線５
Ａ、５Ｂは図面では便宜上１本、および１ （ＩＩずつ
示したが、実際には多数本、および多数個設けられてい
るものとする。
Ａ、５Ｂは図面では便宜上１本、および１ （ＩＩずつ
示したが、実際には多数本、および多数個設けられてい
るものとする。
そしてこのトランジスタ７はスイッチング回路のような
動作をする。
動作をする。
ここでアドレスデコーダ３Ａ 、 ３Ｂより信号線５Ａ
、５Ｂを通じて流れる信号がＯ１或いは１によってトラ
ンジスタ７が動作し、このトランジスタが小規模セル１
Ａ、 １８間を接続する信号線６に対して導通、或いは
非導通となって、その出力信号がゲート電極を通じてセ
ンスアンプで読み取られる。この出力信号を読み取るこ
とで小規模セル間の信号が正しいものか、否かが検知で
きる。
、５Ｂを通じて流れる信号がＯ１或いは１によってトラ
ンジスタ７が動作し、このトランジスタが小規模セル１
Ａ、 １８間を接続する信号線６に対して導通、或いは
非導通となって、その出力信号がゲート電極を通じてセ
ンスアンプで読み取られる。この出力信号を読み取るこ
とで小規模セル間の信号が正しいものか、否かが検知で
きる。
このようにすれば、小規模セルの周辺部に設けられ、検
査装置の信号線が接続される検査パッドの数を少なくで
き、かつ小規模セル間を接続する信号線に出力部が接続
されているＭＯＳ）ランジスタを設置することで、実際
には検査されない中規模状態のセルの内部信号が検査で
きる。
査装置の信号線が接続される検査パッドの数を少なくで
き、かつ小規模セル間を接続する信号線に出力部が接続
されているＭＯＳ）ランジスタを設置することで、実際
には検査されない中規模状態のセルの内部信号が検査で
きる。
以上述べたように、本発明の方法によれば、検査パッド
を小規模セルに多数設ける必要がなく、小規模セルが大
規模セルに至る中間の規模のセルの接続配線の状態を正
確に、かつ簡単に検査できるのでこのような大規模セル
を用いて形成するＬＳＩ等の半導体装置が容易に高性能
に形成される効果がある。
を小規模セルに多数設ける必要がなく、小規模セルが大
規模セルに至る中間の規模のセルの接続配線の状態を正
確に、かつ簡単に検査できるのでこのような大規模セル
を用いて形成するＬＳＩ等の半導体装置が容易に高性能
に形成される効果がある。
第１図は本発明の詳細な説明図、
第２図、および第３図は従来の方法の説明図である。
図に於いて、
１Ａ、ＩＢは小規模セル、２は大規模セル、３Ａ、３Ｂ
はアドレスデコーダ、４Ａ、４Ｂはセンスアンプ、５Ａ
。 ５Ｂ、６は信号線、７はトランジスタを示す。 第２図 第３図
はアドレスデコーダ、４Ａ、４Ｂはセンスアンプ、５Ａ
。 ５Ｂ、６は信号線、７はトランジスタを示す。 第２図 第３図
Claims (1)
- 【特許請求の範囲】 ゲート数の少ない小規模セル（１Ａ、１Ｂ）を集積化
して大規模セル（２）を形成し、該大規模セル（２）を
検査する場合に於いて、 前記小規模セル（１Ａ、１Ｂ）の出力ポイント間を信号
線（６）で接続し、該信号線（６）とＭＯＳトランジス
タ（７）の出力となるソース、またはドレイン電極とを
接続するとともに、該信号線（６）で接続されていない
側のソース、またはドレイン電極とを大規模セル（２）
の周辺部に設けられているアドレスデコーダ（３Ａ）と
、センスアンプ（４Ａ）に接続されている第１の信号線
（５Ａ）と接続するとともに該トランジスタ（７）の入
力となるゲート電極を、アドレスデコーダ（３Ｂ）より
センスアンプ（４Ｂ）に接続する第２の信号線（５Ｂ）
に接続し、アドレスデコーダ（３Ａ、３Ｂ）より信号線
（５Ａ、５Ｂ）を通じて流れる信号が０、或いは１によ
ってトランジスタ（７）を動作させ、該トランジスタ（
７）が小規模セル（１Ａ、１Ｂ）間を接続する信号線（
６）に対して導通、或いは非導通となって、その出力信
号が、該トランジスタ（７）のゲート電極を通じてセン
スアンプ（４Ａ、４Ｂ）で読み取られるのを検知して小
規模セル（１Ａ、１Ｂ）間の信号を検知するようにした
ことを特徴とする大規模セルの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144578A JPS631047A (ja) | 1986-06-19 | 1986-06-19 | 大規模セルの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144578A JPS631047A (ja) | 1986-06-19 | 1986-06-19 | 大規模セルの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS631047A true JPS631047A (ja) | 1988-01-06 |
Family
ID=15365415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144578A Pending JPS631047A (ja) | 1986-06-19 | 1986-06-19 | 大規模セルの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195838A (ja) * | 1988-01-30 | 1989-08-07 | Topcon Corp | 眼底カメラ |
-
1986
- 1986-06-19 JP JP61144578A patent/JPS631047A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195838A (ja) * | 1988-01-30 | 1989-08-07 | Topcon Corp | 眼底カメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| KR100750192B1 (ko) | 크랙 검사 회로를 갖는 반도체 칩 및 이를 이용한 크랙검사 방법 | |
| US4720818A (en) | Semiconductor memory device adapted to carry out operation test | |
| US20090322360A1 (en) | Test system for identifying defects and method of operating the same | |
| CN101410809B (zh) | 用于测试安装在控制装置中的至少一个计算单元的方法 | |
| US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| US6888365B2 (en) | Semiconductor wafer testing system | |
| JPS631047A (ja) | 大規模セルの検査方法 | |
| WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JP2608956B2 (ja) | 半導体集積回路 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPS63257242A (ja) | 論理回路付半導体記憶装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH02309656A (ja) | マスタースライス型半導体集積回路 | |
| JPH0658937B2 (ja) | 半導体集積回路 | |
| JP2002190507A (ja) | 半導体ウエハ、および半導体チップの製造方法 | |
| JP2005077339A (ja) | 複合半導体装置およびそのテスト方法 | |
| JPH0282547A (ja) | 半導体ウェハー | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPH10135285A (ja) | 半導体集積回路装置のテスト回路 | |
| JP2002372570A (ja) | マルチチップモジュール及びそのテスト方法 | |
| JPS61134049A (ja) | 半導体装置 | |
| JPH0714900A (ja) | プロセス欠陥解析用半導体集積回路 |