JPS63101830A

JPS63101830A - アクテイブ・マトリクス液晶表示装置及びその製造方法

Info

Publication number: JPS63101830A
Application number: JP61246654A
Authority: JP
Inventors: Yoshihiko Hirai; 良彦平井; Tsuneo Hamaguchi; 恒夫濱口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1988-05-06
Also published as: JPH0567209B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はアクティブ・マトリクス液晶表示装置及びその
製造方法に関し、特に電界効果型トランジスタ等のアク
ティブ素子と画素電、極を格子状に配置して駆動し、こ
れにより液晶層に表示させるアクティブ・マトリクス液
晶表示装置及びその製造方法に関する。

〔従来の技術〕

従来、ツイスト・ネマティック型（ＴＮ型）を中心とす
る液晶表示装置の応用が発展し、腕時計や電卓等に大量
に利用されているが、さらに文字や図形等の任意表示が
可能なマトリクス型の液晶表示装置も使われ始めている
。このマトリクス液晶表示装置はストライプ状の電極を
有する二枚の基板を液晶を介して互に対向して配置した
液晶表示装置である。

また最近では、このマトリクス液晶表示装置の表示容量
を大幅に増加させるために、液晶表示装置の各画素にア
クティブ素子を直列に配置したアクティブ・マトリクス
液晶表示装置が提案されている。このアクティブ・マト
リクス液晶表示装置においては、基板に形成されるデー
タ信号電極と走査信号電極とが互いに垂直に交差するよ
うに形成される。かかるアクティブ・マトリクスに関し
ては、雑誌［プロシーディング・オブ・ニスアイディー
　（ＰｒｏｃｅｅｄｉＢｓ　ｏｆ　５ＩＤ）　Ｊ　、第
２４巻１．第２号（昭和５８年発行）収録の１８５頁が
らの論文″プロミス・アンド・チャレンジ・オブ・シン
フィルム・シリコン・アプローチズ・トウ・アクティブ
・マトリクス”　　（Ｐｒｏｍｉｓｅ　ａｎｄ　Ｃｂａ
ｌｌｅＢｅｏｆ　Ｔｈｉｎ−ＦｉｌｍＳｉｌｉｃｏｎ　
Ａｐｐｒｏａｃｈｅｓ　ｔｏ　ＡｃｔｉｖｅＭａｔｒｉ
ｃｅｓ）に記載されている。

更に最近ではアクティブ素子として、ポリシリングを用
いた転写半導体素子が現れている。この転写半導体素子
およびその製造方法の詳細については、「昭和５９年秋
季第４５回応用物理学会学術講演会予稿集」　（講演番
号１２ａ−ｃ−２）及び１日本応用物理学会欧文誌（Ｊ
ａｐａｎｅｓｅ　ＪｏｕｒｎａｌＯ「＾ｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ）　Ｊ第２３巻、第Ｌ８１５頁（１９８
４年発行）の論文中などに記載されている。

〔発明が解決しようとする問題点６〕前記ＴＮ型液晶表示装置はコントラストを高くすること
は出来るが、文字９図形等の表示範囲が限定されてしま
う問題がある。

また、通常のマトリクス液晶表示装置は表示容量の増大
が不可欠であるが、表示特性の一つである電圧透過率変
化特性はその立ち上りがそれほど急峻ではないので、表
示容量を増加させるためにマルチプレクス駆動の走査本
数を増加させると、選択画素と非選択画素の各々にかか
る実行電圧が低下してしまう。従って、マトリクス液晶
表示装置における良好なコントラストを得るための視野
角は著しく狭くなり、走査本数も゛１００本程度に限定
されるという問題がある。

また、アクティブ・マトリクス液晶表示装置においては
、未だ絶縁基板上に形成するアクティブ素子に種々の問
題がある。即ち、このアクティブ素子としては、非晶質
シリコン（ａ−３ｉ）や多結晶シリコン（ｐ−３ｉ）を
半導体材料としなＦＥＴ１ｌｌ造の薄膜トランジスタ（
ＴＰＴ）　、又は単結晶シリコン（ｓ−３ｉ）を半導体
材料としたＦＥＴ構造のＴＰＴが大部分である。これら
のうち、前者のａ−３ｉやρ−３ｔのＴＦＴについは未
だ製造プロセスが確立されていないので歩留りが悪く、
良品のオン・オフ電流特性も不十分で且つ走査本数にも
限界がある。また、一枚の基板内でもオン・オフ電流特
性が一様でないため、テレビ画面のような中間調がだせ
ないだけでなくコントラストが弱くなったり１画面内に
コントラスト斑が発生したりする。一方、後者の５−３
ｉのＴＰＴは従来のシリコンＩＣプロセスをそのまま用
いることにより得られるので、歩留りもよく、良品の特
性も十分で且つ走査本数にも実用上限界がないが、この
５−８ｉは不透明であるので、全カラー化が困難になる
欠点がある。

更に、アクティブ素子として前記ａ−３ｉやｐ−Ｓｉを
使用する方法の他に、サファイアまたはスピネル等の結
晶性の絶縁物上に単結晶シリコンをエピタキシャル成長
させ、そのエピタキシャル層に素子（この素子はサファ
イア上に形成した場合、ＳＯ８とよばれる）を形成する
方法もある。このＳＯ８は５−８ｔ上の素子なみの性能
が得られるが、サファイア等の基板の価格が非常に高く
且つ大面積のものが得られない欠点がある。

更に、アクティブ・マトリックス液晶表示装置に用いら
れるアクティブ素子として最新の前記転写半導体素子を
用いた場合でも、直射日光下あるいは投射光学系の中な
どのような強度の光照射のもとでは安定に動作しにくい
という問題がある。

要するに、かかる従来のアクティブ・マトリクス液晶表
示装置においては、基板に形成されるデータ信号電極と
走査信号電極とは互いに垂直に交差するように同一平面
上に形成され、且つアクティブ素子にＴＰＴを用いた場
合には、これらの両電極は何らかの絶縁体薄膜を介して
素子基板の同じ面に形成されている。このため、絶縁体
薄膜のピンホールや絶縁破壊による両電極間のショート
および交差部の段差による断線が起り、製造面でも歩留
りの低下および強度の光照射のもとての不安定動作など
をもたらす問題がある。

本発明の第一の目的は、高性能にして且つデータ信号電
極と走査信号電極の短絡およびそれらの断線を防止する
アクティブ・マトリクス液晶表示装置及びその製造方法
を提供することにある。

また、本発明の第二の目的は、製造上の高歩留りを実現
するアクティブ・マトリクス液晶表示装置及びその製造
方法を提供することにある。

更に、本発明の第三の目的は、強度の光照射のもとて安
定な動作を実現できるアクティブ・マトリックス液晶表
示装置及びその製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明のアクティブ・マトリクス液晶表示装置は、デー
タ信号電極と走査信号電極とが交差する位置にアクティ
ブ素子および画素電極を形成する素子基板と前記両電極
に対向する電極を有する対向基板とが液晶層を介して形
成されるアクティブ・マトリクス液晶表示装置において
、前記素子基板は絶縁体領域により分離された単結晶シ
リコン領域にアクティブ素子を形成したデバイス層を保
持部材に接着してなり、且つ前記デバイス層の前記アク
ティブ素子を形成した側に前記走査信号電極もしくは前
記データ信号電極を、また前記アクティブ素子を形成し
た側とは反対側に前記アクティブ素子への入射光を遮る
ように形成する光遮蔽層と、前記絶縁体領域に設けたコ
ンタクト穴を介して前記アクティブ素子に接続される前
記画素電極と、前記データ信号電極もしくは前記走査信
号電極とをそれぞれ対応して形成するように構成される
。

また、本発明のアクティブ・マトリクス液晶表示装置の
製造方法は、データ信号電極と走査信号電極とが交差す
る位置にアクティブ素子および雨声電極を形成する素子
基板と前記両電極に対向する電極を有する対向基板とが
液晶層を介して形成されるアクティブ・マトリクス液晶
表示装置の製造方法において、単結晶シリコン基板の一
主面に絶縁体領域を形成する工程と、前記絶縁体領域を
エツチングして前記単結晶シリコン基板上に単結晶シリ
コン領域を形成する工程と、前記絶縁体領域に前記単結
晶シリコン基板に達するまでコンタクト穴を形成する工
程と、前記単結晶シリコン領域上にアクティブ素子を形
成する工程と、前記アクチイブ素子から前記コンタクト
穴にいたるまでの電極配線を形成する工程と、前記アク
ティブ素子とほぼ同じ面上に前記アクティブ素子に接続
される前記走査信号電極もしくは前記データ信号電極を
形成する工程と、前記単結晶シリコン基板の一主面側を
接着層を介して保持部材に接着する工程と、前記絶縁体
領域が露出するまで前記単結晶シリコン基板を前記一主
面とは反対側から研磨する工程と、この研磨された面上
の前記絶縁体領域に前記アクティブ素子への入射光を遮
るような光遮蔽層と、前記コンタクト穴を介して前記一
主面に形成されたアクティブ素子に配線される前記画素
電極と、前記データ信号電極もしくは走査信号電極とを
それぞれ対応して形成する工程と、前記アクティブ素子
、光遮蔽層および各種電極を形成された前記素子基板と
前記対向基板とにより前記液晶層を封止する工程とを含
んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図および第２図はそれぞれ本発明のアクティブ・マ
トリクス液晶表示装置の第一の実施例を説明するための
主要部の断面図、第３図は本発明の前記第一の実施例に
おける素子基板に第１図の断面位置を示すＡ−Ａ’線と
第２図の断面位置を示すＢ−Ｂ’線とを表わした模式的
平面図である。

第１図に示すように、データ信号電極と画素電極との断
面を表わすこの実施例において（第３図のＡ−Ａ’線断
面）、アクティブ・マトリクス液晶表示装置はＭＯＳト
ランジスタ等のアクティブ素子を含むデバイス層１を保
持部材２に取付けな素子基板３と対向電極４を備えた対
向基板５との間に液晶層６を挟んで形成され、特に前記
アクティブ素子をマトリクス状に配置して構成される。

上述のデバイス層１は絶縁体領域７により分けられた単
結晶シリコン領域８の上面にゲート絶縁膜９を介して被
着されたゲート電極１ｏと、このゲート電極１０の上か
ら眉間絶縁膜１１を被覆した後イオン注入法などにより
ドレイン領域１２およびソース領域１３を形成し、絶縁
体領域７にあけられたコンタクト穴１４とドレイン領域
１２およびソース領域１３とを接続するドレイン電極１
５およびソース電極１６と、単結晶シリコン領域８の前
記ソースおよびドレイン領域が形成された面とは反対の
面に透明な単結晶シリコン領域８をとおして前記アクテ
ィブ素子に対する入射光を遮るような光遮蔽層２６．さ
らにはソース電極１６およびドレイン電極１５へそれぞ
れ接続されるように被着形成する画素電極１８およびデ
ータ信号電極１９とを有し、接着層１７により保持部材
２に取付けられる。

次に、第２図に示すように、画素電極と、データ信号電
極と、これら両電極とは絶縁体領域を挟んで反対の面に
形成された走査信号電極との断面を表わすこの実施例に
おいて（第３図のＢ−Ｂ”線断面）、上述のデバイス層
１は絶縁体領域７の一方の面にゲート電極を兼ねる走査
信号電極２０を被着し、また反対の面に第１図において
説明した画素電極１８とデータ信号電極１９とを被着形
成する。その他の点は、第１図において説明したのと同
様、デバイス層１を接着層１７を介して保持部材２に取
付けた素子基板３と対向電極４を備えた対向基板５との
間に液晶層６を挟んで形成する。

次に、第３図に示すように、Ａ−Ａ’線による断面（第
１図）およびＢ−Ｂ”線（第２図）による断面は上述の
とおりである。この第一の実施例における素子基板３は
ソース電極に接続されるデータ信号電極１９とゲート電
極を兼ねる走査信号電極２０とをマトリクス配置し、ド
レイン電極には画素電極１８が接続される。データ信号
電極１９と走査信号電極２０とはそれぞれ外部との接続
用に液晶表示装置のＸ−Ｙ端子であるマトリクス端子２
１に接続され、またその交叉する点においてＭＯＳトラ
ンジスタ２２が形成される。なお、ここでは説明を簡単
にするため、データ信号電極１９と走査信号電極２０と
は二本づつの例で説明したが、通常は上下左右およびそ
の間にも同一の電極が配置される。

第４図は本発明のアクティブ・マトリクス液晶表示装置
の第二の実施例を説明するための素子基板の模式的平面
図である。

第４図に示すように、マトリクス端子の個所にデータ側
駆動回路２３および走査側駆動回路２４とを画素電極１
８に接続されるＭＯＳトランジスタ２２の形成と同時に
所定の単結晶シリコン領域に設けた以外は第３図におけ
る上述の第一の実施例の説明と同様である。この場合、
データ側駆動回路２３はシフトレジスタとサンプルホル
ダとから構成され、また走査側駆動回路２４はシフトレ
ジスタから構成されるように、通常のＭＯＳ−ＩＣと同
じ回路である。

この第二の実施例によるパネルは駆動回路を積層してい
るため、端子の数が１０４０本から１０本に著しく減少
し端子の接続工程が極めて簡略になる。このパネルは小
型であるため、ビデオカメラ等のビューファインダーに
適する。更に、投射型ディスプレイに応用すればｌｍＸ
１ｍ角の良好な投射画面も得られ、中間調表示も良好で
ある。

次に、第５図（ａ）〜（ｃ）は本発明のアクティブ・マ
トリクス液晶表示装置の製造方法の一実施例を説明する
ための工程順に示した素子基板の主要部の断面図である
。

第５図（ａ）に示すように、単結晶シリコン基板２５の
上に熱酸化により厚さ２μｍの酸化シリコン膜（Ｓｉ０
２）を形成し、各表示画素に対応する部分の酸化シリコ
ン膜を反応性イオンエツチングにより除去する。この残
った酸化シリコン膜の部分が絶縁体領域７となる。前像
エツチングにより単結晶シリコン基板２５が露出してい
る部分に、Ｓ　ｉ　Ｈ２Ｃｌ　２−　Ｈ２−ＨＣｌ系を
用いてシリコンを絶縁体領域７と同じ高さまで選択エピ
タキシャル成長させ、単結晶シリコン領域８を形成する
０、この単結晶シリコン領域８の部分に通常のＭＯＳプ
ロセスと同様な方法でＦＥＴ型のトランジスタを形成す
る。なお、ここでは選択エピタキシャル成長に関し、熱
酸化後に選択的に酸化シリコン膜を除去して選択エピタ
キシャル成長を行ったが、単結晶シリコン基板２５を選
択酸化すれば選択エピタキシャル成長を行わなくてもよ
い、その場合、単結晶シリコン領域と絶縁体領域との間
で段差が生ずるが、性能的にはほぼ同等のものが得られ
る。

次に、第５図（ｂ）に示すように、単結晶シリコン領域
８の上に酸化シリコン膜からなるゲート絶縁膜９を形成
し、その上に多結晶シリコン層またはアルミニウム、モ
リブデン、タングステン等の金属層からなるゲート電極
１０を形成する。ついで、酸化シリコン膜からなる眉間
絶縁膜１１を形成したのち、イオン打ち込みによりドレ
イン領域１２およびソース領域１３を形成する０次に、
酸化シリコン膜からなる絶縁体領域７に一画素につき二
個所のコンタクト穴１４を写真蝕刻法により形成し、ク
ロム、モリブデン、タングステン等を金属蒸着してそれ
ぞれドレイン電極１５．ソース電極１６を形成する。こ
れにより、アクティブ素子であるＭ　ＯＳ　）ランジス
タのドレイン電極１５、ソース電極１６からコンタクト
穴１４まで配線される。なお、ゲート電極１０は上述の
とおり、走査信号電極を兼ねることになる。また、この
段階ではデバイス層の下の単結晶シリコン基板２５は切
離されずに残っている。

次に、第５図（ｃ）に示すように、ＭＯＳ）−ランジス
タを形成した単結晶シリコン基板２５のＭＯ８素子形成
面を絶縁性の高分子材料、例えばエポキシ系またはポリ
イミド系樹脂からなる接着層１７により石英ガラス、硼
硅酸ガラス、パイレックス系ガラス、ソーダガラス、シ
リコンウェー八等からなる保持部材２に接着する。しか
る後、ＭＯＳトランジスタ形成部を除く単結晶シリコン
基板２５をメカノケミカルポリシリングで除去する。こ
の場合のポリシリングにおいては、化学液として有機ア
ミンを用いており、且つ絶縁体領域７の成分である酸化
シリコンは単結晶シリコンよりも加工速度がかなり遅い
ため、ポリシリング加工を絶縁体領域７の深さで止める
ことができる。

このように素子形成した絶縁体領域７と単結晶シリコン
領域８を有するデバイス層１を容易に残すことができる
。更に、絶縁体領域７の研磨面上にデータ信号電極１９
を形成し、コンタクト穴１４を介してソース電極１６と
導通させる。このデータ信号電極１９はドレイン電極や
ソース電極等と同じ金属電極である。また、前記研磨面
と同じ面上に画素電極１８を形成し、コンタクト穴１４
を介してドレイン電極１６と導通させる。この画素電極
１８はインジウム−スズや酸化スズ等で形成される透明
電極である。このようにして、画素電極１８は素子基板
の表面に形成され、またデバイス層１の両側にデータ信
号電極１９と走査信号電極２０とが形成される。

次に、単結晶シリコン領域８のＭＯＳ）ランジスタが形
成された面とは反対の面に光遮蔽層２６が前記トランジ
スタのチャネル部を覆うように形成される。この光遮蔽
層２６としては、金属膜または金属化合物との多層膜、
および染料を含有する高分子膜などがある。前記金属膜
には、クロム、モリブデン、タングステン、アルミニウ
ム。

ニッケルなどの蒸着膜があり、また前記多層膜には酸化
クロム・クロム、酸化クロムなどがある。

更に、前記高分子膜には、ゼラチン、カゼイン。

その他、光遮蔽効果のあるものであれば、用いることが
できる。この光遮蔽層２６により、強度の光照射下にお
いてもＭ　ＯＳ　＋−ランジスタの誤動作を防くことが
できる。

一方、第５図（ｃ）には図示していないが、絶縁体領域
７に別のコンタクト穴をあけ、第３図に示すように、Ｍ
ＯＳ）ランジスタ２２のソース電極およびゲート電極に
接続されるデータ信号電極１９および走査信号電極２０
とそれぞれ導通するように素子基板３の表面にマトリク
ス端子２１を設ける。

なお、上述した絶縁体領域７と、単結晶シリコン領域８
を含むデバイス層１上に酸化シリコンをスパッタリング
方により中間層として形成し、その上にクロムなどの金
属層をバターニングし、光遮蔽層２６とすることも可能
である。

以上に述べた各工程を経ることにより、第１図および第
３図に示すような保持部材２上にアクティブ素子である
Ｍ　ＯＳ　１−ランジスタ２２１画素電極１８．データ
信号電極１９と走査信号電極２０の各リード電極、マト
リクス端子２１を形成して素子基板３が完成する。

このようにして形成した素子基板３は酸化インジウム−
スズ等からなる対向電極４を全面に形成した対向基板５
にグラス・ファイバ等のスペーサを介在させて厚さが８
μｍ程度の液晶セルを形成する。この液晶セルに液晶を
注入して液晶層６を形成する。最後に、この液晶層６を
エポキシ系有機シールを用いて封止することによりアク
ティブ・マトリクス液晶表示装置が得られる。なお、こ
の液晶表示装置においては、液晶としてＴＮ型液晶を用
い、対向基板として市販の偏向板を用いたが、この液晶
表示装置をスタティック駆動した場合、５：１のコント
ラスト比が得られる視野角は±５０”である。

上述のアクティブ・マトリクス液晶表示装置の製造方法
における一実施例では、縦横の画素数は４００Ｘ６４０
画素、ピッチ間隔は０．２ｍｍで試作したが、全体的な
表示性能はスタティック駆動時とほぼ同一であり、特に
模擬信号として２０００本走査時相当の信号まで印加し
てもスタティック駆動時とほぼ同じ表示性能が得られる
。

また、駆動信号には従来のＭＯＳトランジスタ又はＴＰ
Ｔを積層したアクティブ・マトリクス液晶表示装置に用
いる駆動信号と同様な信号を用い、中間調を含むテレビ
画面を出した場合、忠実に階調を表現でき、且つ高コト
ラストの画面を得られ、また画面内でコントラスト環を
生ずることもない。更に、この液晶表示装置の製造方法
によれば、ａ−３ｉ又はｐ−３ｉのＴＦＴを用いたもの
に比べて歩留りの向上も著しい。

以上、本発明の実施例について説明したが、各実施例に
おけるアクティブ素子はＭＯＳ）ランジスタだけでなく
、その他の電界効果トランジスタ、バイポーラトランジ
スタ、各種ダイオード。

及びそれらの組合せを用いても同様に本発明を実施する
ことができる。

また、上述の実施例の素子基板において、デバイス層の
保持部材側に走査信号電極を形成し且つ反対側にデータ
信号電極を形成しているが、これを逆に形成してもよく
、同様の表示性能が得られる。

最後に、本発明の応用例について説明する。

上に述べた各実施例は直視型の液晶表示装置であるが、
一方これに対し、ｌｍＸ１ｍ角程度の超大画面の液晶表
示としては液晶パネルにキセノンランプからの強い光を
照射し、それを投影する投射型液晶表示装置がある。か
かる従来のレーザ熱書込みの液晶パネルを用いた投射型
液晶表示装置における前記液晶パネルを本発明のアクテ
ィブ・マトリクス液晶表示装置の液晶、パネルと置き換
えることにより、レーザおよびその駆動回路関係を必要
としないため小型化が実現される。投射工学系は従来の
ものを用いることができる０例えば、液晶パネルとして
、４００Ｘ６４０画素、ピッチ０．０５ｍｍの液晶表示
装置を用いれば、著しく小型化される。なお、投射系に
は通常のオーバーへラドプロジェクタ（いわゆる０ＨＰ
）をも使用することができる。

また、上述の応用例の画面は白黒画面であったが、対向
基板上に各画素に対応してＲＧＢ各ドツトのカラーフィ
ルタを形成することにより、直視型および投射型ともカ
ラー画面を有する表示装置を得ることができる。また、
特に投射型の場合、本発明のアクティブ・マトリクス液
晶表示装置を三枚用い、各々にＲＧＢ三枚のうちの一枚
を組合せてそれらを合成することによりカラー画面を得
ることもできる。

〔発明の効果〕

以上説明したように、従来は透明基板にａ−Ｓｉ又はｐ
−３ｉを形成しその上にＴＰＴを形成するので特性が悪
く走査本数５００本位がスタティック駆動と同等になる
限界であったが、本発明によれば、第一にはデータ信号
電極と走査信号電極とが基板の同一平面上で交差しない
ので、電極間のショート及び段差による電極断線を解消
でき、表示の線欠陥を著しく減少できる効果がある。ま
た、第二には透明基板となる単結晶シリコン領域上にア
クティブ素子を形成できるので、良好な特性が得られ２
０００本程度０大容量走査も可能となり、製造歩留りの
向上も著しい効果がある。

更に、第三には強度の光照射下においてもアクティブ素
子を安定に動作させられるので液晶装置としての信頼性
を向上させる効果がある。

また、本発明による液晶表示装置を多数組合せれば大面
積化が可能で、周辺駆動回路を各画素のアクティブ素子
と同一基板上に製作することにより、端子数の大幅減少
できる効果もある。更に、投射型液晶表示装置に応用す
ることにより、超小型化できる効果もある。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明のアクティブ・マ
トリクス液晶表示装置の第一の実施例を説明するための
主要部の断面図、第３図は本発明の前記第一の実施例に
おける素子基板に第１図の断面位置を示すＡ−Ａ“線と
第２図の断面位置を示すＢ−Ｂ“線とを表わした模式的
平面図、第４図は本発明のアクティブ・マトリクス液晶
表示装置の第二の実施例を説明するための素子基板の模
式的平面図、第５図（ａ）〜（ｃ）は本発明のアクティ
ブ・マトリクス液晶表示装置の製造方法の一実施例を説
明するための工程順に示した素子基板の主要部の断面図
である。１・・・デバイス層、２・・・保持部材、３・・・素子
基板、４・・・対向電極、５・・・対向基板、６・・・
液晶層、７・・・絶縁体領域、８・・・単結晶シリコン
領域、９・・・ゲート絶縁膜、１０・・・ゲート電極、
１１・・・層間絶縁膜、１２・・・ドレイン領域、１３
・・・ソース領域、１４・・・コンタクト穴、１５・・
・ドレイン電極、１６・・・ソース電極、１７・・・接
着層、１８・・・画素電極、１９・・・データ信号電極
、２０・・・走査信号電極、２１・・・マトリクス端子
、２２・・・ＭｏＳトランジスタ、２３・・・データ側
駆動回路、２４・・・走ＭＩ　　閏躬２図

Claims

【特許請求の範囲】１、データ信号電極と走査信号電極とが交差する位置に
アクティブ素子および画素電極を形成する素子基板と前
記両電極に対向する電極を有する対向基板とが液晶層を
介して形成されるアクティブ・マトリクス液晶表示装置
において、前記素子基板は絶縁体領域により分離された
単結晶シリコン領域にアクティブ素子を形成したデバイ
ス層を保持部材に接着してなり、且つ前記デバイス層の
前記アクティブ素子を形成した側に前記走査信号電極も
しくは前記データ信号電極を、また前記アクティブ素子
を形成した側とは反対側に前記アクティブ素子への入射
光を遮るように形成する光遮蔽層と、前記絶縁体領域に
設けたコンタクト穴を介して前記アクティブ素子に接続
される前記画素電極と、前記データ信号電極もしくは前
記走査信号電極とをそれぞれ対応して形成することを特
徴とするアクティブ・マトリクス液晶表示装置。２、データ信号電極と走査信号電極とが交差する位置に
アクティブ素子および画素電極を形成する素子基板と前
記両電極に対向する電極を有する対向基板とが液晶層を
介して形成されるアクティブ・マトリクス液晶表示装置
の製造方法において、単結晶シリコン基板の一主面に絶
縁体領域を形成する工程と、前記絶縁体領域をエッチン
グして前記単結晶シリコン基板上に単結晶シリコン領域
を形成する工程と、前記絶縁体領域に前記単結晶シリコ
ン基板に達するまでコンタクト穴を形成する工程と、前
記単結晶シリコン領域上にアクティブ素子を形成する工
程と、前記アクティブ素子から前記コンタクト穴にいた
るまでの電極配線を形成する工程と、前記アクティブ素
子とほぼ同じ面上に前記アクティブ素子に接続される前
記走査信号電極もしくは前記データ信号電極を形成する
工程と、前記単結晶シリコン基板の一主面側を接着層を
介して保持部材に接着する工程と、前記絶縁体領域が露
出するまで前記単結晶シリコン基板を前記一主面とは反
対側から研磨する工程と、この研磨された面上の前記絶
縁体領域に前記アクティブ素子への入射光を遮るような
光遮蔽層と、前記コンタクト穴を介して前記一主面に形
成されたアクティブ素子に配線される前記画素電極と、
前記データ信号電極もしくは走査信号電極とをそれぞれ
対応して形成する工程と、前記アクティブ素子、光遮蔽
層および各種電極を形成された前記素子基板と前記対向
基板とにより前記液晶層を封止する工程とを含むことを
特徴とするアクティブ・マトリクス液晶表示装置の製造
方法。