JPS6059383A - アクテイブマトリツクス基板 - Google Patents
アクテイブマトリツクス基板Info
- Publication number
- JPS6059383A JPS6059383A JP58167751A JP16775183A JPS6059383A JP S6059383 A JPS6059383 A JP S6059383A JP 58167751 A JP58167751 A JP 58167751A JP 16775183 A JP16775183 A JP 16775183A JP S6059383 A JPS6059383 A JP S6059383A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- active matrix
- liquid crystal
- matrix substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、石英ガラスあるいはソーダガラス等の透明絶
縁基板上に形成した薄膜トランジスタをスイッチング素
子として用いたアクティブマトリックス基板の不良画累
修正方法に関する。
縁基板上に形成した薄膜トランジスタをスイッチング素
子として用いたアクティブマトリックス基板の不良画累
修正方法に関する。
本発明は半導体として多結晶シリコンを用いて説明する
が、他の半導体材料にも同様に適用される。
が、他の半導体材料にも同様に適用される。
薄膜トランジスタは、高価なシリコン基板上に形成する
半導体素子に比べ、安価なガラス基板上に形成できると
共に、プロセスコストも安価にできる利点をもっている
。
半導体素子に比べ、安価なガラス基板上に形成できると
共に、プロセスコストも安価にできる利点をもっている
。
特に透明絶縁基板上に簿膜トランジスタアレイを形成し
、液晶ディスプレイを構成したフラットパネル等では、
裏面に螢光表示管等の光源を設置することにより、透過
型の液晶マトリックス表示装置ができる。
、液晶ディスプレイを構成したフラットパネル等では、
裏面に螢光表示管等の光源を設置することにより、透過
型の液晶マトリックス表示装置ができる。
一般に液晶表示装置にはダイナミック駆動方式とスタテ
ィック駆動方式とがあるが、後者の方が駆動電圧、消費
電力の点で優れている。スタティック駆動方式の液晶表
示装置は一般に、上側のガラス基板と下側の薄膜トラン
ジスタ回路基板とその間に封入された液晶とから構成さ
れており、前記簿膜トランジスタ回路基板上にマトリッ
クス状に配置された液晶駆動用素子を外部選択回路によ
り選択し前記液晶駆動用素子に接続された液晶駆動用電
極に電圧を印加することにより、任意の文字図形、ある
いは画像表示を行なうものである。
ィック駆動方式とがあるが、後者の方が駆動電圧、消費
電力の点で優れている。スタティック駆動方式の液晶表
示装置は一般に、上側のガラス基板と下側の薄膜トラン
ジスタ回路基板とその間に封入された液晶とから構成さ
れており、前記簿膜トランジスタ回路基板上にマトリッ
クス状に配置された液晶駆動用素子を外部選択回路によ
り選択し前記液晶駆動用素子に接続された液晶駆動用電
極に電圧を印加することにより、任意の文字図形、ある
いは画像表示を行なうものである。
前記薄膜トランジスタの回路図を第１図に示す第１図（
α）はスタティック駆動方式の透過型液晶マトリックス
表示装置に用いる薄膜トランジスタ回路基板上の液晶駆
動素子のマトリックス状配置図である。図中１で囲まれ
た領域が表示領域であり、その中に液晶駆動用素子２が
マトリックス状に配置されている。３は液晶駆動用素子
２へのビデオ信号ライン（ソース配線）であり、４は液
晶駆動素子２へのタイミング信号ライン（ゲート配線）
である。
α）はスタティック駆動方式の透過型液晶マトリックス
表示装置に用いる薄膜トランジスタ回路基板上の液晶駆
動素子のマトリックス状配置図である。図中１で囲まれ
た領域が表示領域であり、その中に液晶駆動用素子２が
マトリックス状に配置されている。３は液晶駆動用素子
２へのビデオ信号ライン（ソース配線）であり、４は液
晶駆動素子２へのタイミング信号ライン（ゲート配線）
である。
液晶駆動素子２の回路図を第１図Ｃｂ）に示す。５はス
イッチングトランジスタであり、通常ＭＯ８型トランジ
スタが用いられる。６はコンデンサーであり、データ信
号の保持用として用いられる。７は液晶パネルであり、
７−１は薄膜トランジスタ回路基板上の各液晶駆動素子
に対応して形成された液晶駆動電極（ドレイン電極）で
あり、７−２は土間ガラスノぐネルである。
イッチングトランジスタであり、通常ＭＯ８型トランジ
スタが用いられる。６はコンデンサーであり、データ信
号の保持用として用いられる。７は液晶パネルであり、
７−１は薄膜トランジスタ回路基板上の各液晶駆動素子
に対応して形成された液晶駆動電極（ドレイン電極）で
あり、７−２は土間ガラスノぐネルである。
薄膜トランジスタは一般には第２（α）（ｂ）図の様に
ガラス基板１１上に多結晶シリコン膜の島１２を形成し
たのちに、表面を酸化し、ゲート膜１３を形成後ゲート
電極となる多結晶シリコン膜１４を形成する。次にイオ
ン打込み法により、ソース・ドレイン拡散層１５を形成
する。
ガラス基板１１上に多結晶シリコン膜の島１２を形成し
たのちに、表面を酸化し、ゲート膜１３を形成後ゲート
電極となる多結晶シリコン膜１４を形成する。次にイオ
ン打込み法により、ソース・ドレイン拡散層１５を形成
する。
次に層間絶縁膜１６を形成したのちに、コンタクトホー
ルを開口し点ソース配線、ドレイン電極を透明導電膜に
より形成する。
ルを開口し点ソース配線、ドレイン電極を透明導電膜に
より形成する。
この様に透明基板上に形成された薄１摸トランジスタを
マトリックス状に配置したアクティブマトリックス基板
を用いた透過型液晶マトリックス表示装置は薄型化・低
電圧駆動化・低消費電力化の実現が可能であり、ポータ
プル型のテレビジョン用として有用視されている。
マトリックス状に配置したアクティブマトリックス基板
を用いた透過型液晶マトリックス表示装置は薄型化・低
電圧駆動化・低消費電力化の実現が可能であり、ポータ
プル型のテレビジョン用として有用視されている。
しかしながら、この種のアクティブマトリックス基板は
、テレビ画像表示用としては数万個の画素を必要とし、
この為歩留りを考慮し最小パターン巾を１０μ’７Ｌと
しても１パネル当り数個から十数個の不良面、素が生じ
る。この不良画素は薄膜トランジスタの動作不良が原因
であり、パネル点灯時には白欠陥となり、表示品質の低
下につながるしかしながら従来のアクティブマトリック
ス基板では１パネル当り数個から十数個発生した不良薄
膜トランジスタの修正が困難であり、非点灯画素のまま
画像表示を行なっているのが現状である又、アクティブ
マトリックス基板製作プロセスの各工程品質を上げ、高
歩留りのパネルを作り込むζｔにも限界がある。
、テレビ画像表示用としては数万個の画素を必要とし、
この為歩留りを考慮し最小パターン巾を１０μ’７Ｌと
しても１パネル当り数個から十数個の不良面、素が生じ
る。この不良画素は薄膜トランジスタの動作不良が原因
であり、パネル点灯時には白欠陥となり、表示品質の低
下につながるしかしながら従来のアクティブマトリック
ス基板では１パネル当り数個から十数個発生した不良薄
膜トランジスタの修正が困難であり、非点灯画素のまま
画像表示を行なっているのが現状である又、アクティブ
マトリックス基板製作プロセスの各工程品質を上げ、高
歩留りのパネルを作り込むζｔにも限界がある。
本発明はこの様な従来の欠点を除去したものであり、そ
の目的とするところは、薄膜トランジスタのゲート配線
材料を不良画素修正パッドとして設け、レーザー光によ
り、戻接する正常画素とショートすることにより、不良
画素の救済を行ない、不良画素が皆無であるアクティブ
マトリックス基板を提供することである。
の目的とするところは、薄膜トランジスタのゲート配線
材料を不良画素修正パッドとして設け、レーザー光によ
り、戻接する正常画素とショートすることにより、不良
画素の救済を行ない、不良画素が皆無であるアクティブ
マトリックス基板を提供することである。
具体的には、薄膜トランジスタのゲート配線形成時に、
瞬接する画素に交差する様にゲート配線材料を不良画素
修正パッドとして設け、後にレーザー光により、不良画
素のドレイン電極と正常な画素のドレイン電極上を接続
することにより、目的が達せられる。
瞬接する画素に交差する様にゲート配線材料を不良画素
修正パッドとして設け、後にレーザー光により、不良画
素のドレイン電極と正常な画素のドレイン電極上を接続
することにより、目的が達せられる。
また本発明は、上記ゲート配線材料を不良画素修正パッ
ドとして設けるものであり、ゲート配線形成時のパター
ニングを工夫することにより、同時に形成することがで
きる。
ドとして設けるものであり、ゲート配線形成時のパター
ニングを工夫することにより、同時に形成することがで
きる。
第６図（ａ）、（ｂ）により本発明による実施例を説ワ
Ｊする。
Ｊする。
ガラス基板２１上に多結晶シリコンＭの島２２を形成し
たのちに、表向を酸化し、ゲート電極となる多結晶シリ
コン膜２４を形成すると共に、不良画素修正パッド２９
を形成する。次にイオン打込み法により、ソース・ドレ
イン拡散層２５を形成する。
たのちに、表向を酸化し、ゲート電極となる多結晶シリ
コン膜２４を形成すると共に、不良画素修正パッド２９
を形成する。次にイオン打込み法により、ソース・ドレ
イン拡散層２５を形成する。
次に層間絶縁膜２６を形成したのちにコンタクトホール
を開口し、ソース配線２７．ドレイン電極２８を形成す
る。
を開口し、ソース配線２７．ドレイン電極２８を形成す
る。
この様に形成したアクティブマトリックス基板の特性を
測定し、薄膜トランジスタの動作不良画素を見つけ出し
、レーザー光６０により隣接する正常な画素に交差する
不良画素修正パッドと各々のドレイン電極とをショート
する。
測定し、薄膜トランジスタの動作不良画素を見つけ出し
、レーザー光６０により隣接する正常な画素に交差する
不良画素修正パッドと各々のドレイン電極とをショート
する。
この結果、薄膜トランジスタの動作不良画素のドレイン
電極は、牌接する正常な画素の薄膜トランジスタの動作
時と同じドレイン電極電圧が得られ、正常な表示が可能
となる。
電極は、牌接する正常な画素の薄膜トランジスタの動作
時と同じドレイン電極電圧が得られ、正常な表示が可能
となる。
以上述べた如く本発明によれば、ゲート配線詩のパター
ン形成を工夫するだけで、不良画素の修正が可能となり
、不良画素が皆無のアクティブマトリックス基板を提供
できる。
ン形成を工夫するだけで、不良画素の修正が可能となり
、不良画素が皆無のアクティブマトリックス基板を提供
できる。
第１図（σ）は液晶駆動用素子のマトリックス状配置行
図、第１図Ｃｂ’）は液晶駆動素子の回路図である。 第２図（７５）はアクティブマトリックス基板の薄膜ト
ランジスタの断面形状図である。 第２図（ａ）はアクティブマトリックス基板の薄膜トラ
ンジスタの形状図である。 第３図（ａ、）は本発明による薄膜トランジスタの形状
図であり、（ｂ）は不良画素修正後の様子を示したもの
である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
図、第１図Ｃｂ’）は液晶駆動素子の回路図である。 第２図（７５）はアクティブマトリックス基板の薄膜ト
ランジスタの断面形状図である。 第２図（ａ）はアクティブマトリックス基板の薄膜トラ
ンジスタの形状図である。 第３図（ａ、）は本発明による薄膜トランジスタの形状
図であり、（ｂ）は不良画素修正後の様子を示したもの
である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 透明絶縁基板上に形成した薄膜トランジスタをマトリッ
クス状に配置したアクティブマトリックス基板において
、前記薄膜トランジスタのゲート配線材料を、直交する
ソース配線ＩＦＡ’ ｉ”ｌに・交差し、敏接する画素
に交差する不良画素修正パッドとして設けたことを特徴
とするアクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167751A JPS6059383A (ja) | 1983-09-12 | 1983-09-12 | アクテイブマトリツクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167751A JPS6059383A (ja) | 1983-09-12 | 1983-09-12 | アクテイブマトリツクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059383A true JPS6059383A (ja) | 1985-04-05 |
Family
ID=15855421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167751A Pending JPS6059383A (ja) | 1983-09-12 | 1983-09-12 | アクテイブマトリツクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059383A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151836A (ja) * | 1988-12-05 | 1990-06-11 | Sharp Corp | アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法 |
| JPH02179616A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 液晶表示装置および液晶表示パネルの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
-
1983
- 1983-09-12 JP JP58167751A patent/JPS6059383A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151836A (ja) * | 1988-12-05 | 1990-06-11 | Sharp Corp | アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法 |
| JPH02179616A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 液晶表示装置および液晶表示パネルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0268380B1 (en) | A liquid crystal display device having display and driver sections on a single board | |
| US7218371B2 (en) | Liquid crystal display | |
| US7894034B2 (en) | Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| KR20010069091A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| KR20050068855A (ko) | 액정표시장치용 어레이 기판 | |
| JPS63101831A (ja) | アクテイブ・マトリクス液晶表示装置及びその製造方法 | |
| JPS59210419A (ja) | 液晶表示体装置 | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| JP2004246284A (ja) | 表示装置用電極基板 | |
| JPS6059383A (ja) | アクテイブマトリツクス基板 | |
| KR101217500B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0567209B2 (ja) | ||
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JPH07248508A (ja) | 液晶表示装置 | |
| KR100599961B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP2002148645A (ja) | 表示装置用電極基板 | |
| JPH09244547A (ja) | 表示装置の製造方法 | |
| JPH012088A (ja) | アクティブ・マトリックス液晶表示装置およびその製造方法 | |
| JPS59205738A (ja) | アクテイブマトリツクス基板 | |
| JPH06160892A (ja) | 液晶表示装置及びその欠陥修正法 | |
| JPH07114045A (ja) | 液晶表示装置 |