JPS6297425A - 電流切替型論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理に用いられるコ値論理回路に関し、
特に、電流切換量論理回路に関する。

従来の技術 従来、この種のエミッタ結合電流切換量論理回路では、
所謂エミッタフォロア回路部では、トランジスタのベー
ス部に入力を印加してエミッタを出力とし、このエミッ
タと電源端子との間に抵抗器を入れるだけのものであっ
た。

第２図は典型的な従来回路を示している。本例は、負論
理で云うところの一入力のアンド・ナンド回路であυ、
Ｔ／、Ｔコはそのベースに入力信号が印加される入力信
号側トランジスタであり、Ｔ３はそのベースに規準電圧
が印加されるトランジスタである。トランジスタＴＩ及
び抵抗Ｒ／　、　Ｒｙによつて定電流回路が構成されて
おり、端子７は電流値を決める基準電圧のための端子で
ある。トランジスタＴｙはナンド出力側のエミッタ７オ
ロアであり、トランジスタＴ６はアンド出力側のエミッ
タフォロアであり、故に、端子ｔにはナンド出力、端子
ｔにはアンド出力がそれぞれ得られる。第２図に於いて
、コンデンサＣＩ及び０．２は、次段ゲートまでの配線
容量と次段ゲートの入力容量を合わせて表わしている。

この様な従来回路に於いて、入力端子７に信号を印加し
た場合の各点の動作状態について説明する。入力信号が
低電位から高電位への立上がり時の場合には、トランジ
スタＴＩが非導通から導通状態となるために、端子ｉｏ
の電位は低電位、端子ｌ／の電位は高電位へ変化する。

これに伴ない、端子ざでは立ち下が多波形５．端子デで
は立ち上がり波形出力となる。この場合、低電位信号側
の端子ｔの方が抵抗ｊに加わる電位差が、抵抗器に加わ
るそれよりも小さくなる為に、立ち下がり側エミッタフ
ォロア電流の方が、端子！の立ち上・シ側エミッタフォ
ロア電流より少なくなり、特に負荷が重い場合、即ちコ
ンデンサＣノの値が大きくなる程立ち下がりに要する時
間がより遅くなる。このことは、ゲートとしての伝播遅
延時間も遅くなることにもなる。

発明が解決しようとする問題点 上述した従来のエミッタ結合電流切換量論理回路では、
高電位出力状態にあるエミッタフォロア電流に比べて、
低電位出力状態にあるエミッタフォロア電流の方が少な
いことによって、特に重い負荷を駆動する場合に、立ち
下がり時の波形が急峻ではなくなり、論理回路としての
伝播遅延時間を遅らす大きな要因となっているという欠
点がある。

本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、非常に高
い性能を得ることのできる新規な集積回路を提供するこ
とにある。

本発明の他の目的は、エミッタ結合電流切換盤論理回路
において、エミッタフォロア出力部の立ち下が多波形を
急峻にすることにある。

本発明の更に他の目的は、同回路に於いて、論理回路と
しての伝播遅延時間を少しでも短縮することを可能とし
た新規な高速論理素子を提供しようとするものである。

問題点を解決するための手段 上記鎖目的を達成する為に、本発明に係る電流切換盤論
理回路は、それぞれのエミッタが互いに接続された第１
及び第２のトランジスタを有し、該第１及び第２のトラ
ンジスタのベースに与えられる電圧の高位に応じて当該
第１或いは第２のトランジスタに選択的に電流を流すよ
うな所謂エミッタ結合電流切換量論理回路に於いて、該
第１及び第２のトランジスタのコレクタと第１の電源端
子との間にそれぞれ第７の抵抗器、第２の抵抗器をそれ
ぞれ接続し、各接続点に各々エミッタフォロア用トラン
ジスタである第３、第グのトランジスタのベースをそれ
ぞれ接続し、当該第３及び第４のトランジスタのエミッ
タを各々第１の出力端子、第２の出力端子とするととも
に、各々の出力端子に第５１第６のトランジスタのコレ
クタをそれぞれ接続し、当該第３．第６のトランジスタ
の各ベース端子を前記第４、第３のトランジスタの各エ
ミッタにそれぞれ接続し、かつ当該第５１第６のトラン
ジスタの各エミッタと第２の電源端子との間に各々第３
の抵抗器％＠＃の抵抗器を接続して構成される。

実施例 本発明の目的と特徴は、添付図面と共に詳細に述べられ
ている好ましい実施例の以下の説明から明らかとなろう
。

第１図は、本発明の一実施例を示す回路構成図であシ、
負論理で云うところのコ入カアンド・ナンド論理回路で
ある。’Ｌｔ／、Ｔ左コは、それらのベースに入力信号
が印加される入力信号側トランジスタであり、トランジ
スタＴ！３には第１の基準電圧が印加され、Ｔｔ＊は定
電流用トランジスタである。ＴＳｊはナンド出力側エミ
ッタフォロア用トランジスタであり、Ｔぶるはアンド出
力側のそれである。従来回路との大きな相違点は、　Ｔ
、ｔ７．　Ｔｔｒなるトランジスタをアンド・ナンド両
出力信号間に。

所謂”たすき掛け”の如く接続し、かつ各トランジスタ
Ｔ、ｒ７．　’ｒｔざのエミッタ端子と第２の電源５３
との間にそれぞれ抵抗器Ｆｉｒｓ　、　Ｒｔａを接続し
ていることである。コンデンサＯ，ｔｔ　、　ＯＪｆユ
は、次段負荷までの配線容量と次段負荷入力容量をまと
めて表示している。

この様に構成された回路に於いて、まず入力端子タダ、
ヨ！に共に、低電位入力信号が印加されている状態を考
えると、スイッチング回路では、トランジスタＴ５３が
選択的に導通状態となり、端子６１が低電位、端子６θ
が高電位であり、従って、アンド側出力端子Ｓテは低電
位信号、ナンド側出力端子５ｇには高電位信号状態とな
っている。この時、端子！デに比べて端子ｓｒは高電位
であるから、エミッタフォロア電流は次の関係にある。

１１　（Ｉ２゜即ち、出力信号が低電位′状゛態にある
側のエミッタフォロア電流の方が、高電位状態にあるそ
れよシも多いという特徴がある。

次に、入力端子ＳＩＩの入力信号が、前述の低電位状態
から高電位状態に変化した場合を考えると、導通トラン
ジスタはトランジスタＴＳ３からトランジスタＴｒｌへ
と移り、端子６０は高電位から低電位へ、端子６１は低
電位から高電位へと変化する。故に、端子Ｓｔでは、ト
ランジスタＴｔ、ｔの応答を介して、コンデンサＯｒ／
からの放電とともに高電位から低電位へと立ち下がる。

一方の端子ｒｑでは、トランジスタＴｔ＋の応答を介し
て、コンデンサＣ５コへの充電とともに低電位から高電
位へと立ち上がる。

この時、特に負荷が重い場合、即ちコンデンサＣ！ｆｌ
で表わされた容量値が大きい時には、コンデンｆＣｒｔ
からの放電時間は、エミッタフォロア電流工１に大きく
左右され、従来回路では低電位状態のエミッタフォロア
電流の方が、高電位状態のエミッタフォロア電流より少
なくなる様に作用したのに比較して、トランジスタＴ、
ｔ７．　Ｔｓｔのまたすき掛は接続”により、それらの
関係は逆転し、結果的に急峻的に放電動作が行なわれ、
立ち下がり時間の速い応答波形となる。

第３図は、第１図に示す一実施例の各部動作波形を示し
ている。

発明の詳細 な説明したように、本発明によれば、従来のエミッタ結
合電流切換回路に於けるアンド出力とナンド出力とをた
すき掛けに接続して、工２ツタフォロア回路を形成する
ことにより、高電位状態の工きツタフォロア電流より低
電位状態のエンツタフォロア電流の方を多く設定でき、
故に、特に重い負荷を接続した場合でも、立ち下がり時
間をよシ急峻にすることができ、しいては論理回路とし
ての遅延時間を短縮することができる。

【図面の簡単な説明】

第１図は第２図の従来回路に本発明を適用した場合の一
実施例を示す回路構成図、第２図は従来技術による負論
理で云うところの二人カアンド・ナンド論理回路（エミ
ッタ結合電流切換量論理回路の一例）、第３図は第１図
の一実施例での各部動作波形を示す図である。 ／、コ、３．Ａ；／、！コ、！３・・・電源端子、Ｔ／
〜ＴＡ。

Claims (1)

【特許請求の範囲】
1. それぞれのエミツタが互いに接続された第１及び第２の
   トランジスタを有し、該第１及び第２のトランジスタの
   ベースに与えられる電圧の高位に応じて当該第１或いは
   第２のトランジスタに選択的に電流を流すような所謂エ
   ミツタ結合電流切換量論理回路に於いて、該第１及び第
   ２のトランジスタのコレクタと第１の電源端子との間に
   それぞれ第１の抵抗器、第２の抵抗器をそれぞれ接続し
   、各接続点に各々エミツタフオロア用トランジスタであ
   る第３、第４のトランジスタのベースをそれぞれ接続し
   、当該第３及び第４のトランジスタのエミツタを各々第
   １の出力端子、第２の出力端子とするとともに、各々の
   出力端子にそれぞれ第５、第６のトランジスタのコレク
   タをそれぞれ接続し、当該第５、第６のトランジスタの
   各ベース端子を前記第４、第３のトランジスタの各エミ
   ツタにそれぞれ接続し、かつ当該第５、第６のトランジ
   スタの各エミツタと第２の電源端子との間に各々第３の
   抵抗器、第４の抵抗器を接続したことを特徴とするエミ
   ツタ接合電流切換型論理回路。