JPS6295874A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6295874A
JPS6295874A JP23540185A JP23540185A JPS6295874A JP S6295874 A JPS6295874 A JP S6295874A JP 23540185 A JP23540185 A JP 23540185A JP 23540185 A JP23540185 A JP 23540185A JP S6295874 A JPS6295874 A JP S6295874A
Authority
JP
Japan
Prior art keywords
impurity
impurity region
barrier metal
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23540185A
Other languages
Japanese (ja)
Other versions
JP2591733B2 (en
Inventor
Toshiki Hamashima
濱嶋 俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60235401A priority Critical patent/JP2591733B2/en
Publication of JPS6295874A publication Critical patent/JPS6295874A/en
Application granted granted Critical
Publication of JP2591733B2 publication Critical patent/JP2591733B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To realize good connection without deterioration of electrical connection between barrier metal and impurity region by executing heat processing of short period by irradiation of infrared beam and lowering surface concentration of impurity region. CONSTITUTION:After formation of contact hole 11 as the aperture, the AsSG film 10 as the reflow film is subjected to reflow by irradiation of infrared beam. The impurity regions 6, 7 are annealed by irradiation of infrared beam and irradiation of infrared beam is carried out within a short period. Thereby, heat processing is carried out without decreasing surface impurity concentration of regions 6, 7. Accordingly, good connection can be realized even if the barrier metal 12 is deposited on the regions 6, 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にバリアメタ
ルを形成する半導体装置に赤外線照射処理を施すもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of applying infrared irradiation to a semiconductor device on which a barrier metal is formed.

〔発明の概要〕[Summary of the invention]

この発明は、バリアメタルを被着形成し且つ不純物領域
の活性化やリフローを行う半導体装置の製造方法におい
て、赤外線照射によって短時間熱処理をすることにより
、製造工程の簡略化と良好な接続を実現するものである
This invention simplifies the manufacturing process and achieves good connections by short-term heat treatment using infrared irradiation in a method for manufacturing semiconductor devices in which a barrier metal is deposited and impurity regions are activated and reflowed. It is something to do.

〔従来の技術〕[Conventional technology]

一般に、MOS)ランジスタ等の半導体装置においては
、イオン注入等によって形成された不純物領域にバリア
メタルを介して金属配線が施されることがある。
Generally, in semiconductor devices such as MOS (MOS) transistors, metal wiring is sometimes provided through a barrier metal in an impurity region formed by ion implantation or the like.

このバリアメタルは、Al配線等の金属配線のスパイク
発生等のAl配線とシリコン基板等の相互反応の防止の
目的で被着され、例えば、不純物領域の窓明けを行った
ところに、Ti (チタン)、TiN (窒化チタン)
 、A/−3>  (Ai2に例えば1%のSiを含有
した材料)を堆積させて、当該バリアメタルと金属配線
からなる電気的な接続を行うように用いられている。
This barrier metal is deposited for the purpose of preventing interaction between Al wiring and silicon substrate, etc., such as the generation of spikes in metal wiring such as Al wiring. ), TiN (titanium nitride)
, A/-3> (a material containing, for example, 1% Si in Ai2) is deposited to make an electrical connection between the barrier metal and metal wiring.

ところで、従来の半導体装置の製造方法について簡単に
説明すると、例えば、先ずMOS)ランジスタのゲート
電極をパターン形成した後、ソース領域やドレイン領域
を形成するイオン注入をたとえばBF2+等をドーパン
トとして行う。そして、上記ソース領域やドレイン領域
を活性化するアニールを行い、層間絶縁膜としてPSG
 (リン・シリケート・ガラス)、As5G(砒素・シ
リケート・ガラス)等の不純物含有絶縁膜が被着される
。続いて不純物含有絶縁膜の被着形成後は、コンタクト
をとるための窓明けが行われ、上記不純物絶縁膜を平坦
化するためのリフローが行われる。そして、この窓明は
部分に対して、上記Ti及びTiNからなるバリアメタ
ルと上記AJ−5iからなる金属配線が施される。
By the way, to briefly explain a conventional method for manufacturing a semiconductor device, for example, first, a gate electrode of a MOS transistor is patterned, and then ions are implanted to form a source region and a drain region using, for example, BF2+ as a dopant. Then, annealing is performed to activate the source and drain regions, and PSG is used as an interlayer insulating film.
An insulating film containing impurities such as (phosphorus silicate glass) or As5G (arsenic silicate glass) is deposited. Subsequently, after the impurity-containing insulating film is deposited, a window is opened to make contact, and reflow is performed to planarize the impurity insulating film. Then, a barrier metal made of the above-mentioned Ti and TiN and a metal wiring made of the above-mentioned AJ-5i are applied to this window portion.

ここで、リフロ一工程について説明すると、電気炉を用
いて、所定の温度(例えばPSGの場合は1050°C
,As5Gの場合は9oo℃)、時間(例えば10分間
程度)の条件で熱処理を行っている。
Here, to explain one reflow process, an electric furnace is used to maintain a predetermined temperature (for example, 1050°C in the case of PSG).
, 90° C. in the case of As5G) and the time (for example, about 10 minutes).

〔発明が解決しようとする問題点〕 前述のように半導体装置においては、Al配線とシリコ
ン基板等の相互反応の防止の目的でバリアメタルの被着
形成が行われることがある。
[Problems to be Solved by the Invention] As described above, in semiconductor devices, a barrier metal is sometimes deposited for the purpose of preventing mutual reaction between Al wiring and a silicon substrate.

しかし、バリアメタルを被着した場合には、接続の抵抗
が大きくなり易く、良好な接続が実現しにくい。そして
、前述のような工程によって、不純物領域のアニールや
リフロー処理を行った場合には、バリアメタルと不純物
領域の接続が、表面濃度の低下から更に問題となる。
However, when a barrier metal is deposited, connection resistance tends to increase, making it difficult to achieve a good connection. When the impurity region is annealed or reflowed through the steps described above, the connection between the barrier metal and the impurity region becomes more problematic due to a decrease in surface concentration.

すなわち、不純物領域のアニールや不純物含有絶縁膜の
リフローに加える熱によって、不純物領域の不純物の再
分布から不純物領域の表面の不純物濃度が低下する。こ
のためバリアメタルを使用して導電性を維持する必要が
あるにも係わらず、プロセス上の問題から、良好なコン
タクトが出来ず問題を生じている。
That is, heat applied to annealing the impurity region or reflowing the impurity-containing insulating film reduces the impurity concentration on the surface of the impurity region due to the redistribution of impurities in the impurity region. For this reason, although it is necessary to maintain conductivity by using a barrier metal, problems arise in that good contact cannot be made due to process problems.

また、半導体装置の製造プロセスにおいては、コストの
低減等のため、製造工程の簡略化といった要求があるが
、従来の半導体装置の製造方法は、工程数が多く、また
、処理に必要な時間も多くかかっている。
In addition, in the manufacturing process of semiconductor devices, there is a demand for simplification of the manufacturing process in order to reduce costs, etc., but conventional semiconductor device manufacturing methods require a large number of steps and the time required for processing. It costs a lot.

そこで、本発明は上述の問題点に鑑み、バリアメタルを
用いた半導体装置の当該バリアメタルと不純物領域の良
好な接続を可能にし、且つ製造工程の簡略化を図る半導
体装置の製造方法の提供を目的とする。
Therefore, in view of the above-mentioned problems, the present invention provides a method for manufacturing a semiconductor device that enables good connection between the barrier metal and impurity regions of a semiconductor device using a barrier metal, and simplifies the manufacturing process. purpose.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、不純物領域が形成された基板上に不純物含有
絶縁膜を被着形成し、該不純物含有絶縁膜に開口部を形
成する工程と、 不純物領域の表面濃度を下げないための赤外線照射によ
り上記不純物含有絶縁膜のリフローと上記不純物領域の
活性化とを同時に行う工程と、上記開口部にバリアメタ
ルを形成し、更に金属配線を施して上記不純物領域と該
金属配線の接続を行う工程とを有することを特徴とする
半導体装置の製造方法によって先に述べた問題点を解決
する。
The present invention includes the steps of depositing an impurity-containing insulating film on a substrate on which an impurity region is formed, forming an opening in the impurity-containing insulating film, and irradiating infrared rays so as not to lower the surface concentration of the impurity region. a step of simultaneously reflowing the impurity-containing insulating film and activating the impurity region; and a step of forming a barrier metal in the opening and further providing metal wiring to connect the impurity region and the metal wiring. The above-mentioned problems are solved by a method of manufacturing a semiconductor device characterized by having the following.

〔作用〕[Effect]

赤外線照射法等によって活性化とリフローを同時に行う
半導体装置の製造方法として、本件出願人は、先に特願
昭60年181540号に開示される発明を出願してい
る。
The present applicant previously filed an invention disclosed in Japanese Patent Application No. 181540 of 1981 as a method for manufacturing a semiconductor device in which activation and reflow are performed simultaneously by infrared irradiation or the like.

そして本件出願は、更にバリアメタルを用いた半導体装
置の表面不純物濃度に着目し、赤外線照射によってバリ
アメタルの下の不純物領域の不純物濃度を維持し、良好
な接続を実現すると共に、活性化とリフローを単一の工
程にして製造工程の簡略化を図るものである。
The present application further focuses on the surface impurity concentration of semiconductor devices using barrier metal, maintains the impurity concentration in the impurity region under the barrier metal by infrared irradiation, realizes good connection, and enables activation and reflow. The aim is to simplify the manufacturing process by making it a single process.

すなわち、短時間に熱処理である表面濃度を下げないた
めの赤外線照射を行い、バリアメタルの下の不純物領域
の表面不純物濃度の低下を防止して、金属配線と不純物
領域のバリアメタルを介した接続を良好な接続にする。
In other words, infrared irradiation is performed in a short period of time to prevent the surface concentration from decreasing through heat treatment, preventing a decrease in the surface impurity concentration in the impurity region under the barrier metal, and connecting the metal wiring and the impurity region through the barrier metal. make a good connection.

この場合において、不純物領域の活性化と不純物含有絶
縁膜のリフローも同時に行われる。このため、プロセス
の簡素化のみならず不純物領域の表面の低抵抗性の維持
から、優れた半導体装置を容易に製造することになる。
In this case, activation of the impurity region and reflow of the impurity-containing insulating film are performed simultaneously. Therefore, an excellent semiconductor device can be easily manufactured not only by simplifying the process but also by maintaining low resistance on the surface of the impurity region.

〔実施例〕〔Example〕

本発明の好適な実施例を説明する。 A preferred embodiment of the present invention will be described.

本発明の半導体装置の製造方法に用いる不純物含有絶縁
膜には、例えば、PSG、As5G、BPSG、BSG
、5bSG等の不純物含有絶縁膜を用いることができる
。また、本発明の短時間熱処理を行う熱源としては、ラ
ンプ光線(波長0゜4〜4.0μmの連続的インコヒー
レント光)や、カーボンヒーターの黒体輻射による赤外
線、長波長で大面積を照射するレーザービーム等でも良
い。
Examples of impurity-containing insulating films used in the method of manufacturing a semiconductor device of the present invention include PSG, As5G, BPSG, and BSG.
, 5bSG, or the like can be used. In addition, heat sources for the short-time heat treatment of the present invention include lamp light (continuous incoherent light with a wavelength of 0°4 to 4.0 μm), infrared rays by black body radiation from a carbon heater, and long wavelength irradiation over a large area. A laser beam or the like may also be used.

本実施例の半導体装置の製造方法として、第1図に示す
ようなMO3I−ランジスタの例に基づき説明する。
The method for manufacturing the semiconductor device of this embodiment will be explained based on an example of a MO3I transistor as shown in FIG.

先ず、本実施例の半導体装置の製造方法は、P型のシリ
コン基板等である半導体基板1上に、選択酸化法などを
用いて、フィールド絶縁膜2を形成した後、例えばおよ
そ100人の厚みのゲート絶縁膜3を介して所定のゲー
ト電極4をパターン形成する。
First, in the manufacturing method of the semiconductor device of this embodiment, a field insulating film 2 is formed on a semiconductor substrate 1, such as a P-type silicon substrate, by using a selective oxidation method, and then a field insulating film 2 is formed to a thickness of about 100 mm, for example. A predetermined gate electrode 4 is patterned through the gate insulating film 3 .

このパターン形成したゲート電極4とセルファラインで
イオン注入法などにより不純物領域6.7を形成する。
An impurity region 6.7 is formed using the patterned gate electrode 4 and the self-alignment line by ion implantation or the like.

イオン注入法による場合には、例えば導入する不純物を
B”、BF2+とすることができる。これら不純物領域
6.7はそれぞれMOS)ランジスタのソース領域、ド
レイン領域として用いられる。尚、第1図に示すように
スペーサ5を用いてLDD構造としても良い。
In the case of ion implantation, the impurities introduced can be, for example, B'' and BF2+. These impurity regions 6 and 7 are used as the source region and drain region of a MOS transistor, respectively. As shown, a spacer 5 may be used to form an LDD structure.

上記不純物領域6.7の形成後、層間絶縁膜として酸化
膜8、窒化膜9、不純物含有絶縁膜であるAs5G膜1
0を被着形成する。例えば、酸化膜8はCVD法により
500人の厚みに形成され、窒化膜9は同様に500人
の厚みに形成され、また、As5G膜10は5000人
の厚みに形成される。従来は、上記不純物領域6.7の
形成後、これら不純物領域6.7のアニールを行ってい
た。
After forming the impurity region 6.7, an oxide film 8 as an interlayer insulating film, a nitride film 9, and an As5G film 1 as an impurity-containing insulating film.
0 is deposited and formed. For example, the oxide film 8 is formed to a thickness of 500 nm by CVD, the nitride film 9 is similarly formed to a thickness of 500 nm, and the As5G film 10 is formed to a thickness of 5000 nm. Conventionally, after forming the impurity regions 6.7, these impurity regions 6.7 were annealed.

しかし、本実施例は、後述するりフロ一工程でアニール
も同時に行う。
However, in this embodiment, annealing is also performed at the same time in one reflow process, which will be described later.

層間絶縁膜としてAs5G膜10等の絶縁膜を被着形成
後、上記不純物領域6.7と接続するための窓明は即ち
コンタクト孔11.11の形成を行う。この開口部であ
るコンタクト孔11.11の形成は、フォトリソグラフ
ィ技術を用いて行われ、上記酸化膜8、窒化膜9、不純
物含有絶縁膜であるAs5G膜10は、コンタクト孔1
1.11の部分で除去される。
After forming an insulating film such as As5G film 10 as an interlayer insulating film, a contact hole 11.11 is formed to connect to the impurity region 6.7. Formation of the contact hole 11.11, which is the opening, is performed using photolithography technology, and the oxide film 8, the nitride film 9, and the As5G film 10, which is the impurity-containing insulating film, are formed in the contact hole 11.11.
1.11 is removed.

続いて、開口部であるコンタクト孔11.11の形成後
、リフロー膜であるAs5G膜10を赤外線照射により
リフローする。そして、この赤外線照射によっては、同
時に上記不純物領域6.7がアニールされ、更に、この
赤外線照射が短時間で行われるため、上記不純物領域6
.7の表面不純物濃度を下げることなく熱処理される。
Subsequently, after forming contact holes 11.11, which are openings, the As5G film 10, which is a reflow film, is reflowed by infrared irradiation. By this infrared irradiation, the impurity region 6.7 is simultaneously annealed, and furthermore, since this infrared irradiation is performed in a short time, the impurity region 6.7 is annealed at the same time.
.. The heat treatment is performed without reducing the surface impurity concentration of No. 7.

したがって、後述するようなバリアメタル12を被着さ
せても良好な接続を実現し得る。
Therefore, even if a barrier metal 12 as described later is applied, a good connection can be achieved.

尚、従来の半導体装置の製造方法では、電気炉を用いて
リフローが行われていたが、本発明においては、短時間
例えば10秒程度の時間で熱処理され、時間的にも大幅
に短縮されることになり、アニールとリフローを同時に
行うこととも合わせてプロセス上の利点となっている。
In addition, in the conventional manufacturing method of semiconductor devices, reflow was performed using an electric furnace, but in the present invention, the heat treatment is performed in a short time, for example, about 10 seconds, and the time is also significantly shortened. This, together with the ability to perform annealing and reflow at the same time, is an advantage in terms of the process.

As5G膜10のリフロー及び上記不純物領域6.7の
アニールを行った後、バリアメタル12と金属配vA1
3を施す。バリアメタル12は、およそ500人の厚み
の例えばTi及びおよそI。
After reflowing the As5G film 10 and annealing the impurity region 6.7, the barrier metal 12 and the metal wiring vA1 are
Apply 3. The barrier metal 12 is made of, for example, Ti and I approximately 500 mm thick.

00人の厚みの例えばTiNからなる。また、上記金属
配線13は、例えばAl−8iを材料とし、4000人
の厚みに被着される。これらバリアメタル12及び金属
配wA13をコンタクト孔11.11と接続するパター
ンを残して選択的エツチングを行い、配線を完成する。
It is made of, for example, TiN with a thickness of 0.00 mm. The metal wiring 13 is made of Al-8i, for example, and is deposited to a thickness of 4000 mm. Selective etching is performed leaving a pattern connecting the barrier metal 12 and the metal wiring wA13 to the contact hole 11.11 to complete the wiring.

以上のように本実施例の半導体装置の製造方法は、赤外
線照射によってリフローとアニールを同時に行うと共に
、この赤外線照射の短時間熱処理  ゛機能を活用して
、不純物リフロー6.7の表面不純物濃度の分布を変え
ずに上記リフローとアニールを行う。このためバリアメ
タル12を有している半導体装置のバリアメタル12と
接続する部分である不純物領域6.7の表面の不純物濃
度を低下させることなく、良好な電気的接続を維持する
ことができる。また、表面不純物濃度を高く維持できる
ため、イオン注入時のイオンのドーズ量は少なくて済む
ため、イオン注入工程の時間を短くすることができる。
As described above, the semiconductor device manufacturing method of this embodiment simultaneously performs reflow and annealing using infrared irradiation, and utilizes the short-time heat treatment function of this infrared irradiation to reduce the surface impurity concentration in impurity reflow 6.7. The above reflow and annealing are performed without changing the distribution. Therefore, good electrical connection can be maintained without reducing the impurity concentration on the surface of the impurity region 6.7, which is the portion connected to the barrier metal 12 of the semiconductor device having the barrier metal 12. Furthermore, since the surface impurity concentration can be maintained high, the ion dose during ion implantation can be reduced, and the time for the ion implantation process can be shortened.

尚、上述した実施例においては、導電型は限定されない
。また、不純物含有絶縁膜にAs5G膜を用いたが、こ
れに限定されず、例えばPSG。
Note that in the embodiments described above, the conductivity type is not limited. Further, although the As5G film is used as the impurity-containing insulating film, it is not limited to this, and for example, PSG may be used.

BPSG、BSG、5bSG等の不純物含有絶縁膜を用
いることができる。また、短時間熱処理を行う熱源とし
ては、ランプ光線(波長0.4〜4゜0μmの連続的イ
ンコヒーレント光)に限定されず、例えば、カーボンヒ
ーターの黒体輻射による赤外線、長波長で大面積を照射
するレーザービーム等でも良い。
An impurity-containing insulating film such as BPSG, BSG, 5bSG, etc. can be used. In addition, the heat source for short-time heat treatment is not limited to lamp light (continuous incoherent light with a wavelength of 0.4 to 4°0 μm), but includes, for example, infrared rays from the black body radiation of a carbon heater, and long-wavelength, large-area light. A laser beam or the like that irradiates the light may also be used.

〔発明の効果〕〔Effect of the invention〕

本発明の半導体装置の製造方法は、赤外線照射により短
時間に熱処理し不純物領域の表面濃度を低下させること
がないため、バリアメタルと不純物領域の電気的接続を
劣化させることもなく良好な接続を実現できる。そして
、活性化とリフローを同時に行うため、工程数及び時間
的に製造工程の簡略化を図ることができる。
The method for manufacturing a semiconductor device of the present invention performs heat treatment using infrared irradiation in a short time without reducing the surface concentration of the impurity region. Therefore, a good connection can be achieved without deteriorating the electrical connection between the barrier metal and the impurity region. realizable. Since activation and reflow are performed simultaneously, the manufacturing process can be simplified in terms of the number of steps and time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る半導体装置の製造方法により製造
される半導体装置の一例を示す概略断面図である。 ■・・・半導体基板 6・・・不純物領域 7・・・不純物領域 10・・・As5G膜(不純物含有絶縁膜)11・・・
コンタクト孔 12・・・バリアメタル 13・・・金属配線 特 許 出 願 人  ソニー株式会社代理人   弁
理士     小池 見回         田村榮−
FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the present invention. ■... Semiconductor substrate 6... Impurity region 7... Impurity region 10... As5G film (impurity-containing insulating film) 11...
Contact hole 12...Barrier metal 13...Metal wiring patent applicant: Sony Corporation representative Patent attorney: Koike Mimi: Sakae Tamura

Claims (1)

【特許請求の範囲】 不純物領域が形成された基板上に不純物含有絶縁膜を被
着形成し、該不純物含有絶縁膜に開口部を形成する工程
と、 不純物領域の表面濃度を下げないための赤外線照射によ
り上記不純物含有絶縁膜のリフローと上記不純物領域の
活性化とを同時に行う工程と、上記開口部にバリアメタ
ルを形成し、更に金属配線を施して上記不純物領域と該
金属配線の接続を行う工程とを有することを特徴とする
半導体装置の製造方法。
[Claims] A step of depositing an impurity-containing insulating film on a substrate on which an impurity region is formed and forming an opening in the impurity-containing insulating film, and infrared rays for not reducing the surface concentration of the impurity region. A step of simultaneously reflowing the impurity-containing insulating film and activating the impurity region by irradiation, forming a barrier metal in the opening, and further providing metal wiring to connect the impurity region and the metal wiring. A method for manufacturing a semiconductor device, comprising the steps of:
JP60235401A 1985-10-23 1985-10-23 Method for manufacturing semiconductor device Expired - Fee Related JP2591733B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60235401A JP2591733B2 (en) 1985-10-23 1985-10-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60235401A JP2591733B2 (en) 1985-10-23 1985-10-23 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS6295874A true JPS6295874A (en) 1987-05-02
JP2591733B2 JP2591733B2 (en) 1997-03-19

Family

ID=16985543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60235401A Expired - Fee Related JP2591733B2 (en) 1985-10-23 1985-10-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2591733B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130949A (en) * 1980-03-18 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5723223A (en) * 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of compound semiconductor device
JPS57102052A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Manufacture of semiconductor device
JPS58206121A (en) * 1982-05-27 1983-12-01 Toshiba Corp Manufacture of thin-film semiconductor device
JPS607126A (en) * 1983-06-27 1985-01-14 Toshiba Corp Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130949A (en) * 1980-03-18 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5723223A (en) * 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of compound semiconductor device
JPS57102052A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Manufacture of semiconductor device
JPS58206121A (en) * 1982-05-27 1983-12-01 Toshiba Corp Manufacture of thin-film semiconductor device
JPS607126A (en) * 1983-06-27 1985-01-14 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JP2591733B2 (en) 1997-03-19

Similar Documents

Publication Publication Date Title
US4309224A (en) Method for manufacturing a semiconductor device
JP2834775B2 (en) Method for manufacturing CMOS semiconductor device
JPS6295874A (en) Manufacture of semiconductor device
JP3338182B2 (en) Method for manufacturing semiconductor device
JPS6360549B2 (en)
JPH0227716A (en) Manufacture of semiconductor device
JP3338434B2 (en) Method for manufacturing thin film transistor
JP2575106B2 (en) Method for manufacturing semiconductor device
JPH0466379B2 (en)
JPH0719759B2 (en) Method for manufacturing semiconductor device
JPH05226593A (en) Manufacture of semiconductor device
JP2926897B2 (en) Method for manufacturing semiconductor device
JPH05315556A (en) Manufacture of complementary-type mos semiconductor device
JPH01110762A (en) Manufacture of semiconductor device
JP2626485B2 (en) Method for manufacturing semiconductor device
JPH04120736A (en) Manufacture of semiconductor device
JPH0294519A (en) Manufacture of semiconductor device
JPS5928984B2 (en) Manufacturing method for semiconductor devices
JP3108927B2 (en) Method for manufacturing semiconductor device
JP3056106B2 (en) Method for manufacturing semiconductor device
JPS62266830A (en) Formation of shallow junction layer
JPS639924A (en) Manufacture of semiconductor device
JPS60119718A (en) Manufacture of semiconductor device
JPS63289842A (en) Formation of wiring
JPS62140468A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees