JPS6292524A - フアクシミリ用モデム - Google Patents
フアクシミリ用モデムInfo
- Publication number
- JPS6292524A JPS6292524A JP23116085A JP23116085A JPS6292524A JP S6292524 A JPS6292524 A JP S6292524A JP 23116085 A JP23116085 A JP 23116085A JP 23116085 A JP23116085 A JP 23116085A JP S6292524 A JPS6292524 A JP S6292524A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- tap
- coefficient
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、トレーニング信号を用いて同期引き込みを行
なう自動等化器内蔵のファクシミリ用モデムに関する。
なう自動等化器内蔵のファクシミリ用モデムに関する。
限られた周波数域の伝送路（回線）を介して高速データ
伝送を行なう場合、受信データは、回線の種々の劣化要
因、例えば減衰歪、遅延歪等の影響を受ける。この為、
受信部では受信し１９たままの状態でデータ識別を行な
うことが困難である。従って、上記歪を補償するため、
等化器がもちいられている。回線歪は、一定でなく時間
的に変動するため、回線の特性変動に追従して常時最適
な受信状態を保つことが望ましい。
伝送を行なう場合、受信データは、回線の種々の劣化要
因、例えば減衰歪、遅延歪等の影響を受ける。この為、
受信部では受信し１９たままの状態でデータ識別を行な
うことが困難である。従って、上記歪を補償するため、
等化器がもちいられている。回線歪は、一定でなく時間
的に変動するため、回線の特性変動に追従して常時最適
な受信状態を保つことが望ましい。
そこで、一定のタイムスロット毎にリアルタイム演算処
理を行なって、演算結果で補正しながら最適な出力状態
が得られるようにした自動等化器が使用される。特に多
相多レベル変調方式。
理を行なって、演算結果で補正しながら最適な出力状態
が得られるようにした自動等化器が使用される。特に多
相多レベル変調方式。
では、送信データ相互間の間隔が非常に狭いΦで、回線
の劣化要因の影響を強く受けるため自動等化器によって
符号量干渉を消失しなければならない。
の劣化要因の影響を強く受けるため自動等化器によって
符号量干渉を消失しなければならない。
第２図に従来の複素形ＭＳＥＳ−法等化器の構成を示す
。Ｔは遅延器＋ＣＮは係数タップである。判定出力誤差
ｅＫによりタップの更新をする。その手法は以下のよう
である。
。Ｔは遅延器＋ＣＮは係数タップである。判定出力誤差
ｅＫによりタップの更新をする。その手法は以下のよう
である。
Ｑ７＋１＃０７−α＊ ｅＫ＊ ｘｉ”但し、戸はデー
タＸｉのコンポリエージ日ンである。また、αは、タッ
プ更新ゲインで、大きいはど高速な等化が可能である。
タＸｉのコンポリエージ日ンである。また、αは、タッ
プ更新ゲインで、大きいはど高速な等化が可能である。
従って、このような自動等化器では、回線特性の劣化が
わずかであって、等什器出力データと信号点配置との誤
差が少ないときは、正しく補正されて自動等化を行なう
ことができる。しかし、伝送特性が大きく変化してダ差
が大きいときには正しく修正されないで、むしろ悪い方
へ修正される欠点がある。この様な自動等化器では、デ
ータ伝送に先立って、動作可能な状態とするための信号
（以下同期信号という）をある一定期間おくり、自動等
化器を正常状態にする。このとき間烏となるのは、等化
器の初期化時に、ノイズ等により、等化器が正しく調整
されない場合が生ずることである。ただし、完全に調整
できない場合は、使用ピットレートを下げて再調整すれ
ば正しいデータが得られるが、等化器係数の主タップが
等化器の端係数の位置にくる様に調整された場合は、あ
る程度の等化能力を有するため、エラーがないという状
態が存在する。従って、この場合、ファクシミリ等では
、画伝送が行なわれるが、回線の小さな変化で係数が不
安定になり、ついには、係数完敗等の大きな障害となり
てしまう。
わずかであって、等什器出力データと信号点配置との誤
差が少ないときは、正しく補正されて自動等化を行なう
ことができる。しかし、伝送特性が大きく変化してダ差
が大きいときには正しく修正されないで、むしろ悪い方
へ修正される欠点がある。この様な自動等化器では、デ
ータ伝送に先立って、動作可能な状態とするための信号
（以下同期信号という）をある一定期間おくり、自動等
化器を正常状態にする。このとき間烏となるのは、等化
器の初期化時に、ノイズ等により、等化器が正しく調整
されない場合が生ずることである。ただし、完全に調整
できない場合は、使用ピットレートを下げて再調整すれ
ば正しいデータが得られるが、等化器係数の主タップが
等化器の端係数の位置にくる様に調整された場合は、あ
る程度の等化能力を有するため、エラーがないという状
態が存在する。従って、この場合、ファクシミリ等では
、画伝送が行なわれるが、回線の小さな変化で係数が不
安定になり、ついには、係数完敗等の大きな障害となり
てしまう。
尚、従来の自動等化器を開示するものとして、特開昭５
７−１０９４３４号公報がある。
７−１０９４３４号公報がある。
本発明の目的は、回線の小さな変化で係数が不安定にな
ることがない自動等化器を内蔵するファクシミリ用モデ
ムを提供することにある。
ることがない自動等化器を内蔵するファクシミリ用モデ
ムを提供することにある。
上記目的を達成するために、本発明では、等化器の係数
タップの最大値に重み付けし、中心タップの重みを大き
く、端にゆく程小さく重み付けすることにより、係数の
誤調整を防止する。
タップの最大値に重み付けし、中心タップの重みを大き
く、端にゆく程小さく重み付けすることにより、係数の
誤調整を防止する。
以下、本発明の一実施例を第１図を参照して説明する。
第１図はファクシミリ用モデムのブロック構成図で、入
力信号を復調する復調器１には同期検波を行なうための
キャリア発生器８が接続され、復調器１の出力はローパ
スフィルタ２を介して自動等化器５に入力される。自動
等化器３には等化器係数制御回路７が設けられ、判定回
路４の出力課長と参照信号発生回路６からの参照信号と
から算出された誤差計算回路５の出力により等化器係数
制御回路７は自動等化器３の係数タップに重み付けする
。
力信号を復調する復調器１には同期検波を行なうための
キャリア発生器８が接続され、復調器１の出力はローパ
スフィルタ２を介して自動等化器５に入力される。自動
等化器３には等化器係数制御回路７が設けられ、判定回
路４の出力課長と参照信号発生回路６からの参照信号と
から算出された誤差計算回路５の出力により等化器係数
制御回路７は自動等化器３の係数タップに重み付けする
。
変調データの直前に同期信号が配置された人力信号が復
調器１に入力すると、該入力信号は同期検波され、次に
ローパスフィルタ２で高欄波成分が除去されてベースバ
ンド信号となり、自動等化器３に入力する。この自動等
化器５は、予めデータパターンが決まっている参照信号
との誤差により調整が開始される。今、参照信号パター
ンの発生に鋏りが生じると、自動等化器３の係数タップ
は端に移動する。このとき、本実施例では、等化器係数
制御回路７が各係数タップにある最大値の重み付けをし
てタップの移動を行なう。つまり、例えば第２図におけ
る係数ＣｏＩ／Ｊ最大値を大きく、端の係数Ｃ−Ｎ、
Ｃ，、にゆくほど重みを小さくしていく。
調器１に入力すると、該入力信号は同期検波され、次に
ローパスフィルタ２で高欄波成分が除去されてベースバ
ンド信号となり、自動等化器３に入力する。この自動等
化器５は、予めデータパターンが決まっている参照信号
との誤差により調整が開始される。今、参照信号パター
ンの発生に鋏りが生じると、自動等化器３の係数タップ
は端に移動する。このとき、本実施例では、等化器係数
制御回路７が各係数タップにある最大値の重み付けをし
てタップの移動を行なう。つまり、例えば第２図におけ
る係数ＣｏＩ／Ｊ最大値を大きく、端の係数Ｃ−Ｎ、
Ｃ，、にゆくほど重みを小さくしていく。
この結果、参照信号の発生が大きく誤まって、係数主タ
ップが移動しようとした場合は、この制限がくわわり、
等化器の初期化が行なえなくなり、端タップに主タップ
がくる等化能力のおちた等化が未然に防止される。
ップが移動しようとした場合は、この制限がくわわり、
等化器の初期化が行なえなくなり、端タップに主タップ
がくる等化能力のおちた等化が未然に防止される。
尚、係数の最大値の重み制限は、予め記憶させておいた
ＲＡＭ値と重みとを比較することにより行なう。
ＲＡＭ値と重みとを比較することにより行なう。
本発明によれば、ノイズ等による誤った等化器調整を防
止でき、こ口により、ファクシミリ等では、フォールド
ツク機能により、常に通信の確立向上が可能となる。
止でき、こ口により、ファクシミリ等では、フォールド
ツク機能により、常に通信の確立向上が可能となる。
第１図は本発明の一実施例に係るファクシミリ用モデム
のブロック構成図、第２図は自動等化器の構成図である
。 １・・・復調器、 ２・・・ＬＰＦ。 ６・・・自動等化器、 ４・・・判定回路、５・・・
課長計算回路、 ６・・・参照信号発生回路、７・・・
等化器係数制御回路、 ８・・・キャリア発生器。 ／７′ゝ＼＼。 （′・ 代理人弁理士 小 川 勝 ゛男″−躬 １ η
のブロック構成図、第２図は自動等化器の構成図である
。 １・・・復調器、 ２・・・ＬＰＦ。 ６・・・自動等化器、 ４・・・判定回路、５・・・
課長計算回路、 ６・・・参照信号発生回路、７・・・
等化器係数制御回路、 ８・・・キャリア発生器。 ／７′ゝ＼＼。 （′・ 代理人弁理士 小 川 勝 ゛男″−躬 １ η
Claims (1)
- 入力信号を復調した後に少なくともデータ信号期間の信
号波形を等化する等化器を備えるファクシミリ用モデム
において、前記等化器の係数タップを制御する制御回路
を設け、該制御回路により振幅制限重み付けを行なって
係数タップの移動を行なうことを特徴とするファクシミ
リ用モデム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23116085A JPS6292524A (ja) | 1985-10-18 | 1985-10-18 | フアクシミリ用モデム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23116085A JPS6292524A (ja) | 1985-10-18 | 1985-10-18 | フアクシミリ用モデム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292524A true JPS6292524A (ja) | 1987-04-28 |
Family
ID=16919242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23116085A Pending JPS6292524A (ja) | 1985-10-18 | 1985-10-18 | フアクシミリ用モデム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598433A (en) * | 1992-01-31 | 1997-01-28 | Fujitsu Limited | Automatic equalizer and data mode convergence method |
-
1985
- 1985-10-18 JP JP23116085A patent/JPS6292524A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598433A (en) * | 1992-01-31 | 1997-01-28 | Fujitsu Limited | Automatic equalizer and data mode convergence method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621366A (en) | Modem equalizer training using previously stored parameters | |
| EP0609828B1 (en) | Adaptive matched filter | |
| US4053837A (en) | Quadriphase shift keyed adaptive equalizer | |
| CA1327840C (en) | Auto-threshold/adaptive equalizer | |
| EP0122637B1 (en) | Automatic adaptive equalizer | |
| US4455663A (en) | Full duplex modems and synchronizing methods and apparatus therefor | |
| US7924962B2 (en) | Clock regeneration circuit technical field | |
| US4831637A (en) | Apparatus and technique for timing jitter cancellation in a data receiver | |
| JPH03173228A (ja) | モデム装置 | |
| US5598434A (en) | Automatic equalizer with a branched input for improved accuracy | |
| JPH06244748A (ja) | Ｔｄｍａシステムにおけるマルチパス伝送補償方法 | |
| JPS6292524A (ja) | フアクシミリ用モデム | |
| JP3264142B2 (ja) | Ｐｌｌ制御方式 | |
| JPH01194614A (ja) | 自動等化器 | |
| JPH01101030A (ja) | 受信装置 | |
| JPH0548975B2 (ja) | ||
| JP3620124B2 (ja) | モデム | |
| JP2639948B2 (ja) | 適応基準等化装置 | |
| JPH0136284B2 (ja) | ||
| JP3068440B2 (ja) | 自動適応型等化器 | |
| JPS6352817B2 (ja) | ||
| JPS60191527A (ja) | 適応形復調器の自動利得制御方式 | |
| JP2647006B2 (ja) | 自動適応型等化器 | |
| JPH06101696B2 (ja) | 自動振幅等化器 | |
| JPH0936787A (ja) | 干渉補償器 |