JPS6286921A - 符号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の伝送・記録に用いる３値打
号を生成する符号変換装置に関する。

従来の技術 ３値打号の１つとして、３　Ｂ　−２Ｔ符号が知られて
いる。３　Ｂ　−２Ｔ符号は、３ビットよりなる（Ｂ１
１Ｂ２．Ｂ３）（Ｂｉ　　ｔ＝１〜３：２値）の組を、
それぞれが３値をとる２つのシンボル（’ｒ１．’ｒ２
）（”ｉ　　ｉ＝１　２　＝３値）の組に変換すること
により得られる。

第　　　１　　　表 第１表に示すａＢ−２Ｔ符号を生成するための符号変換
テーブルより明らかなように、３ビット（Ｂ１．Ｂ２．
Ｂ３）　よりなる８通りのビットパターンに対し、２シ
ンボル（Ｔ１　ｖ　”２　）よりなる９通りのシンボル
パターンのうちから８通りを選んで１対１に対応させる
。

このようにすることで３ビットのビットパターンに対し
て、２シンボルのシンボルパターンヲー七８＝−ｉｔｂ
となる。したがって、ビット周波数ｆｂ（＝１／ｌｂ）
に対してシンボル周波数周波数帯域はビット周波数のｉ
に減少する。

この結果、３Ｂ−２Ｔ符号においては雑音電力が減少す
ると共に、シンボル長ｔ８も、ピット長ｔｂより大にな
るため、ピークシフトやジッタ等の時間軸変動に対して
も強くなるという２値打号に対する利点を有している。

発明が解決しようとする問題点 通常、高密度記録や高速伝送においては、受信信号のレ
ベル変化情報に基づいて、クロックを再生するセルフク
ロック機能を有する符号を使用する。

ところが、従来の３Ｅ−２Ｔ符号では、長期間同一シン
ボルが連続する可能性が高い。たとえば、第１表屋１，
５が連続すると、その間にはレベル変化がないので正確
なりロックの再生に支障をきだし、シンボル誤りを引き
起こすという欠点を有する。

本発明の目的は、従来の３Ｂ−２Ｔ符号における前記欠
点を除去し、３Ｂ−２Ｔ符号に完全なセルフクロック機
能を持たせた符号変換装置を提供することである。

問題点を解決するだめの手段 本発明は、３Ｂ−２Ｔ符号を生成する符号変換装置にお
いて、（Ｔ１　、’ｒ２）を（”１ｙＢ２＋Ｂ３）に対
応づけしていない（Ｔ１′、Ｔ２′）に置き換える手段
を備えた符号変換装置である。

作　　用 本発明は前記した構成により３Ｂ−２Ｔ符号において余
っている符号（Ｔ１’＋”２’）を利用し、（”１＋”
２）（”１＝７２）が連続するときにその（ＴＴ）を（
”　１’　ｒ　”　２’　）に置き換える。

実施例 本発明は、例えば、第１表におけるＪＩ６１の組又は墓
６の組が複数個連続する場合には、そのうちの偶数番目
のシンボルの組を第１表Ａ９のシンボルの組に置き換え
る手段を備えている。

第２図に、従来の３Ｂ−２Ｔ符号と本発明による３Ｂ−
２Ｔ符号の３値波形を示す。

第２図よりわかるように、従来、レベル変化がなかった
区間に、本発明によりレベル変化を生成できる。

なお、第２図において、（Ｂ１．Ｂ２．Ｂ３）は３ビッ
ト入力、（ＴＩ　＋”２）は第１表に従って変換した従
来の３　Ｂ　−２Ｔ符号、（”１’ｔ”２’）は本発明
による３Ｂ−２Ｔ符号、°苦”印は本発明によって置き
換えを行った部分を示す。

次に、本発明を実現する手段について説明する。

第１図は本発明を実現する回路構成のブロック図であり
、第３図は第１図の動作に関するタイムチャートである
。

以下、第１図の動作について第３図を参照しながら説明
する。なお、第１図の回路に対する入力の３ビット系列
としては、第２図で用いた（Ｂ１゜Ｂ２．Ｂ３）＝（１
，Ｑ、１）、（０，０，０）、（ｏ。

０＋ｏ）＋　（ｏ＋ｏ＋ｏ）＋　（’　＋ｏｙＯ）＋　
（’　＋Ｏ＋０）を仮定する。

まず第１に（Ｂ１　、Ｂ２．Ｂ３）＝（’　ｔ　ｏ＋’
　）（７）場合、（Ｂ１．Ｂ２．Ｂ３）が第１表況１の
３ビットパターンに一致すれば“′１＃、一致しなけれ
ば０″を出力とする、屋１検出器１の出力は（Ｌ　０７
１であり、（Ｂ１　＋”２＋”３）が第１表扁６の３ビ
ットパターンに一致すれば１”、一致しなければＯｎを
出力とする、ｊｌＦＬ５検出器２の出力も０″となる。

したがって、１組前の（Ｂ１．Ｂ２．Ｂ３）に対する煮
１検出器１の出力を保持するためのＤフリップフロップ
（ＤＦ、Ｆ）３の出力にかかわらず、ＡＮＤゲート４の
出力は“０１になる。

同じく、１組前の（Ｂ１　＋　Ｂ２　＋　Ｂ３）　　に
対する扁５検出器２の出力を保持するだめのＤＦ、Ｆｓ
の出力にかかわらず、ＡＮＤｓの出力は０１になる。

この後、ＡＮＤゲート４の出力を保持するためのＤＦ、
Ｔ７．ＡＮＤゲート６の出力を保持するためのＤＦ、Ｆ
ｓ　、ＤＦ、Ｔ３．ＤＦ、Ｔ５及び（Ｂ１．Ｂ２゜Ｂ３
）を保持するためのＤＦ、Ｔ９は、３ビット周期のクロ
ックｆ３Ｂでそれぞれの入力に加わっている値を取り込
み保持する。

この結果、ＤＦ、Ｔ９の出力は（’＋Ｏｙ’ＬＤＦ、Ｆ
３．ＤＦ、Ｆ５．ＤＦ、Ｔ７．及びＤＦ、Ｆｓの出力は
“Ｏ”になる。したかって、ＤＦ、Ｔ７とＤＦ、Ｆｓの
論理和を演算するＯＲゲー）１０の出力は″０１になる
。

３Ｂ−２Ｔ変換器１１は、ＤＦ、Ｔ９からの（Ｂ１゜Ｂ
２．Ｂ３）に対して第１表に従って（Ｔ１ｔＴ２）を生
成する。従来のａＢ−２Ｔ変換を行う回路である。今（
Ｂ１．Ｂ２．Ｂ３）＝（１，ｏ、１）であるから、３Ｂ
−２７変換器１１の出力には（１９２）が現われる。

スイッチ１２ば、ＯＲゲート１ｏの出力が０”のときは
３Ｂ−２Ｔ変換器１１からの信号を選択し、ＯＲゲート
１０の出力が“１１のときは、（Ｔ、ＦＴ２）＝（２１
２）なる第１表屋９のシンボルパターンを常時発生して
いるＡ９発生器１３からの信号を選択する。

（Ｂ４．Ｂ２．Ｂ３）＝（１，ｏ、１）に対しては、先
に示したように、ＯＲゲート１ｏの出方は“０”である
から、スイッチ１２．０出方には、３Ｂ−２７変換器１
１からの信号（ＴＩ　、”２）＝　（’　ｐ　２）が現
われる。

第２に、（Ｂ１　ｔ　Ｂ２　ｔ　Ｂ３）＝（ｏ＋ｏ＋ｏ
）に対しては、Ａ１検出器１の出力は“１１となるが、
ＤＦ。

Ｔ３の出力はＯ”のため、ＡＮＤゲート４の出力も“Ｏ
＃となる。なお、ｌｌ１６検出器２の出方は“０″′で
あるから、ＡＮＤゲート６の出方も“ｏ″になる。

クロックｆ３Ｂ　　によってＤＦ、Ｆが新たな値を取り
込んだ後の各ＤＦ、Ｆｔｙ）出力は、ＤＦ、Ｆ９＝（０
゜０．０）、ＤＦ、Ｆ３＝″１’　、ＤＦ、Ｆ７＝”Ｏ
’ＤＦ、Ｆ５＝”Ｏ″、ＤＦ、Ｆ８＝１０＃となる。し
たがって、ＯＲゲート１０の出力も“Ｏ”となり、３Ｂ
−２Ｔ変換器１１の出力は第１表に従って、（Ｔ１．Ｔ
２）＝（０，ｏ）となり、スイッチ１２の出力も（ｏ、
ｏ）となる。

第３に、（Ｂ１．Ｂ２．Ｂ３）＝（ｏ、０．Ｏ）に対し
ては、屋１検出器１＝“１”、ＤＦ、Ｆ３＝”１＃とな
るから、ＡＮＤゲート４の出力は′１１になる。

ＡＮＤゲート６の出力はｏ”。

したがって、クロックｆ３Ｂの後の各ＤＦ、Ｆの出力は
、ＤＦ、Ｆ９＝（０，０，０）、ＤＦ、Ｆ３＝″１１ｊ
。

ＤＦ、ＦＴ＝”１”、ＤＦ、Ｆ５＝″ｏ’　、ＤＦ、Ｆ
ｓ＝−ｏ”となる。ＤＦ、ＦＴの出力は“１”であるか
らＯＲゲート１ｏの出力も′１”になる。

３Ｂ−２Ｔ変換器１１の出力は（Ｂ１　ｔ　Ｂ２　ｔ　
Ｂ３）＝（ｏ、ｏ、○）に対応する（Ｔ１１Ｔ２）＝（
０，０）であるが、ＯＲゲート１０の出力が”１”のた
め、スイッチ１２は煮９発生器１３からの信号を選択す
るので、スイッチ１２の出力には（２１２）が現われる
。

一方、ＤＦ、Ｔ７の出力″１”はＡ１検出器１の出力を
′０″にリセットする。

第４に、（Ｂ１．Ｂ２．Ｂ３）＝（ｏ、ｏ、ｏ）に対し
ては、Ａ１検出器１の出力は本来ならば“１１であるが
、ＤＦ、Ｔ７（＝＠１”）からのリセット信号により、
煮１検出器１の出力は“ｏａとなり、ＡＮＤゲート４の
出力も“０″になる。ＡＮＤゲート６の出力は“０”で
ある。

第３図における破線は、本来”１１になるべきところが
、リセット信号により“０＃になる区間を現わす。

この後、クロックｆ３Ｂ　によって各ＤＦ、’Ｆの出力
は次のようになる。ＤＦ、Ｆ＝（ｏ、ｏ、ｏ）。

ＤＦ、Ｆ３＝”Ｏ’　、ＤＥ、Ｆ７＝″’　ｏ　Ｊｌ、
　ＤＦ、　Ｆｓ＝＝”ｏｊ。

ＤＦ、ＦＢ＝＠Ｏ” したがって、ＯＲゲート１０の出力＝″０１．０１．ス
イツチ力には（Ｂ１．Ｂ２．Ｂ３）＝（ｏ、０，０）に
対応する３Ｂ−２Ｔ変換器１１の出力（Ｔ１．’ｒ２）
＝（ｏ、ｏ）が現われる。

第６に、（Ｂ１．Ｂ２．Ｂ３）＝（１，０，０）のとき
、Ａ２検出器２の出力は“１”、　ＤＦ、　Ｆｓ　＝　
”○″であるから、ＡＮＤゲート６の出力＝”○”とな
る。一方、Ａ１検出器１の出力は“ｏｎであるからＡＮ
Ｄゲート６の出力も”○”となる。

この後、クロックｆ３Ｂによって、各ＤＦ、Ｆの出力は
次ノヨうになる。ＤＦ、Ｆ９＝（１、Ｏ，Ｏ）。

ＤＦ、Ｆ３＝”ｏｊ、ＤＦ、Ｆ７＝″’ｏ’　、ＤＦ、
Ｆ＝”１’。

ＤＦ、Ｆ８＝”Ｏ’０ したがってＯＲゲート１０の出力はｏ”になり、スイッ
チ１２の出力には（Ｂ１．Ｂ２．Ｂ３）＝（１，Ｑ、ｏ
）に対応する、３Ｂ−２Ｔ変換器１１の出力（Ｔ１１７
２）＝（１１１）が現われる。

最後に（Ｂ１．Ｂ２．Ｂ３）＝（１，ｏ、ｏ）のとき、
煮６検出器２の出力＝−１”　、ＤＦ、Ｆ５＝＠１”で
あるから、ＡＮＤゲート８の出力も“１”になる。

ＡＮＤゲート４の出力は“０”である。

この後、クロックｆｓＢによって、各ＤＦ、Ｆの出力は
次のようになる。ＤＦ、Ｆ９＝＝（１、ｏ、ｏ）。

ＤＦ、Ｆ３＝″’ｏ’　、ＤＦ、　ＦＴ＝”ｏｊ、ＤＦ
、Ｆｓ＝”１’。

ＤＦ、Ｆ８＝″１ＪＩ したがって、○Ｒゲート１ｏの出力−゛１″、スイッチ
１２の出力にはＡ９発生器からの（２，２）が現われる
。

一方、ＤＦ、Ｆｓ（＝”１″）からのリセット信号によ
り、Ａ５検出器２の出力は”０１になるので、この後の
３ビットが（１，ｏ、ｏ）であっても、置き換えは起こ
らない。

以上示したように、第１図の回路と第３図のタイムチャ
ートにより、複数組連続する第１表Ａ６のシンボルの組
に対して、それらの偶数番目の組だけを第１表Ａ９のシ
ンボルの組に置き換えることができる。

次に、上述のように置き換えたシンボル系列から、元の
３ビットを復号する手段について説明するＱ 本発明による３　Ｂ　−２Ｔ符号では、第１表Ｊ１６１
又はＡ５のシンボルの組に限って、それらの組が連続す
る場合には偶数番目のシンボルの組を、第１表＆９のシ
ンボルの組に置き換える。

したがって、受信側ではＡ９の組はその１組前のシンボ
ルの組に置き換えることによって、元の３ビットを正し
く復号できる。

この復号手段を実現するのが第４図の復号回路である。

第４図において、受信したシンボル系列を２　Ｔ　−３
Ｂ変換器１４と＆９検出器１５へ送る。

Ａ９検出器１６は受信シンボルの組（”１ｔ”２）が第
１　表Ａ９のシンボルパターンに等しければ１＃、等し
くなければ０″を出力し、スイッチ１６はＩ６．９検出
器１５の出力が”０″のときは２　Ｔ−３Ｂ変換器１４
の出力を選択し、Ａ９検出器１５の出力が＠１′のとき
は１組前の２Ｔ−３Ｂ変換器出力を保持しているＤＦ　
、　Ｆ１７　の出力を選択する。

このようにすることで、受信シンボルの組（Ｔ１゜Ｔ２
）が第１表Ａ９のシンボルパターン等しなければ、２Ｔ
−３Ｂ変換器出力が復号器出力となり、（”１Ｆ”２）
　　が屋９に等しければ、１組前の受信シンボルの組に
対応する３ビットハターンを選択し復号器出力となり、
３ビットパターンに１対１の対応関係がない第９番目の
シンボルパターンを導入しても、正しく元の３ビットを
後幕できる。

なお、第４図＋７）２　Ｔ−３Ｂ変換器１４に関して、
受信シンボルの組が第１表Ａ９のシンボルパターンであ
る場合の出力は、任意の３ピツトパターンでよい。なぜ
ならば、この出力は、煮９のシンボルパターンが２組連
続することがないため、復号器出力とはならないからで
ある。

発明の効果 本発明では、従来の３Ｂ−２Ｔでは使用されなかった第
９番目のシンボルパターンを有効に利用することによシ
、従来完全ではなかったセルフクロック機能を完全にす
ると共に、極めて簡単な回路構成によシ３　Ｂ　−２Ｔ
変換、２　Ｔ　−ｓ　Ｂ変換を実現した。

しだがって、本発明はセルフクロック機能に対して厳し
い要求のある、ディジタルＶＴＲや光ディスクにおける
高密度記録用の記録符号として利用できるので、非常に
大きな効果がある。

【図面の簡単な説明】

第１図は本発明における一実施例の３Ｂ−２Ｔ変換回路
のブロック図、第２図は本発明による３Ｂ−２Ｔ符号と
従来の３　Ｂ　−２Ｔ符号の波形図、第３図は第１図に
関するタイムチャート、第４図は本発明における３　Ｂ
　−２Ｔ変換回路により変換された符号を復号する２　
Ｔ　−３Ｂ変換回路のブロック図である。 １・・・・・・Ａ１検出器、２・・・・・・屋５検出器
、３，５゜７．８，９．１７・・・・・・Ｄフリップフ
ロップ、１１・・・・・・３Ｂ　−２Ｔ変換器、１２．
１６・・・・・・スイッチ、１３・・・・・・煮９発生
器、１４・・・・・・２　Ｔ　−３Ｂ変換器、１５・・
・・・・屋９検出器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 ″Ｎｙ３ビット　　／　Ｏｌ　０００　θ０θ　θθＯ
１０θ　／θＯ−一−スイツラー／２　　　　　／２　
００　２２　　００　　ｙｔ　　　２２王刀

Claims (1)

【特許請求の範囲】
1. ３ビットの２進値（Ｂ＿１、Ｂ＿２、Ｂ＿３）を、（Ｂ
   ＿１、Ｂ＿２、Ｂ＿３）に１対１に対応づけたそれぞれ
   が３値をとる２つのシンボル（Ｔ＿１、Ｔ＿２）に変換
   して得られる３Ｂ−２Ｔ符号を生成する符号変換装置で
   あって、前記（Ｔ＿１、Ｔ＿２）を（Ｂ＿１、Ｂ＿２、
   Ｂ＿３）に対応づけしていない（Ｔ＿１′、Ｔ＿２′）
   に置き換える手段を備えることを特徴とする符号変換装
   置。