JPS6285357A - Memory protecting device - Google Patents
Memory protecting deviceInfo
- Publication number
- JPS6285357A JPS6285357A JP60226616A JP22661685A JPS6285357A JP S6285357 A JPS6285357 A JP S6285357A JP 60226616 A JP60226616 A JP 60226616A JP 22661685 A JP22661685 A JP 22661685A JP S6285357 A JPS6285357 A JP S6285357A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- microprocessor
- fixed data
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中央制御装置と端末制御装置とで構成される制
御系統の制御方式に関する。特に、端末制御装置の有す
るマイクロプロセッサのメモリ保護装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control system for a control system composed of a central control device and terminal control devices. In particular, the present invention relates to a memory protection device for a microprocessor included in a terminal control device.
本発明は、中央制御装置と端末制御装置とを有する制御
系統の端末制御装置に含まれるデータ処理手段の有する
メモリの所定領域への書き込みを規制するメモリ保護装
置において、
この書き込みの禁止および許可を中央制御装置からの指
令に基づいて支配することにより、簡単な構成のプログ
ラムを用いて確実にメモリ保護を実行できるようにした
−ものである。The present invention provides a memory protection device that restricts writing to a predetermined area of a memory of a data processing means included in a terminal control device of a control system having a central control device and a terminal control device. By controlling based on commands from a central control unit, it is possible to reliably execute memory protection using a program with a simple configuration.
中央制御装置とマイクロプロセッサを有する端末制御装
置とを含むデータ処理系統では、端末制御装置のマイク
ロブロセ・ノサのメモリ保護をマイクロプロセッサ内の
プログラムで従火打われていた。その手段としてはプロ
テクションキーによる方式が知られている。この方式で
は、メモリエリアを複数のブロックに分け、各ブロック
は複数ビットからなるストレージキーレジスタを有し、
ストレージキーレジスタの情報であるストレージキーは
プログラム内のスーパバイザプログラムによってのみ格
納される。また、マイクロプロセッサより実行される各
プログラムには、前記ストレージキーによる保護を解除
するプロテクションキーを割り当て、プロテクションキ
ーがストレージキーと等しいときまたはいずれかがOの
ときに、プログラムがアクセスしようとしているメモリ
ブロックへの書き込みが可能になる。In a data processing system including a central control unit and a terminal control unit having a microprocessor, memory protection of the microprocessor of the terminal control unit is controlled by a program in the microprocessor. As a means for this, a method using a protection key is known. In this method, the memory area is divided into multiple blocks, and each block has a storage key register consisting of multiple bits.
The storage key, which is information in the storage key register, is stored only by the supervisor program within the program. In addition, each program executed by the microprocessor is assigned a protection key that cancels the protection by the storage key, and when the protection key is equal to the storage key or when either one is O, the memory that the program is trying to access is It is now possible to write to the block.
このようなマイクロプロセッサのメモリ保護方式では、
プログラムの構造にスーパバイザプログラムと、それに
より管理されるプロブレムプログラムを持たせる必要が
あり、プログラム構造が階層構造となって複雑になり、
多くの制御機器に組み込まれる小規模なマイクロプロセ
ッサシステムには適さない。また、マイクロプロセッサ
のメモリ保護をマイクロプロセッサ内のプログラム自身
によって行うことになり、予期し得ない潜在的なプログ
ラムネ良に対しては保護効果が十分でない欠点がある。In this microprocessor memory protection scheme,
It is necessary to have a supervisor program in the program structure and a problem program managed by it, which makes the program structure hierarchical and complicated.
It is not suitable for small-scale microprocessor systems built into many control devices. Furthermore, since the memory of the microprocessor is protected by the program itself within the microprocessor, there is a drawback that the protection effect is not sufficient against unexpected and potential program errors.
本発明はこのような欠点を除去するもので、構成が簡単
でかつメモリ保護効果が確実なメモリ保護装置を提供す
ることを目的とする。The present invention aims to eliminate these drawbacks, and aims to provide a memory protection device that is simple in structure and has a reliable memory protection effect.
本発明は、中央処理装置と、この中央処理装置に接続さ
れ、データ処理手段を有する端末制御装置とを備えた制
御系統に含まれ、上記データ処理手段が利用するメモリ
の所定の領域への書込みを禁止状態に設定するメモリ制
御手段を有するメモリ保護装置において、上記メモリ制
御手段は、上記データ処理手段の制御によっては禁止状
態を解除することが不能であり、上記中央処理装置から
の指令により禁止状態を解除できる構成であることを特
徴とする。The present invention is included in a control system that includes a central processing unit and a terminal control device that is connected to the central processing unit and has data processing means, and that writes data to a predetermined area of a memory used by the data processing means. In a memory protection device having a memory control means for setting a prohibited state, the memory control means cannot release the prohibited state under the control of the data processing means, and the memory control means cannot release the prohibited state by a command from the central processing unit. It is characterized by a configuration that allows the state to be canceled.
中央制御装置からメモリ書き込み禁止命令を受信したと
きには、次のメモリ書き込み許可命令を受信するまでの
間は制御手段により端末制御装置のマイクロプロセッサ
のメモリの一部または全領域へのマイクロプロセッサか
らの書き込みは不可能になり、メモリ書き込み許可命令
を受信したときには、次のメモリ書き込み禁止命令を受
信するまでの間はメモリ領域へのマイクロプロセッサか
らの書き込みは制御手段により可能になる。When a memory write prohibition command is received from the central control unit, the control means prevents the microprocessor from writing to part or all of the memory of the microprocessor of the terminal control unit until the next memory write enable command is received. When a memory write enable command is received, the control means allows the microprocessor to write to the memory area until the next memory write inhibit command is received.
以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
第1図は本発明実施例の構成を示すブロック構成図であ
る。この実施例は、中央制御装置4、メモリ5、アドレ
ス・データバス6Aおよび入出ノJ回路7Aおよび7B
を含む中央制御装置系1と、マイクロプロセッサ12、
メモリ制御回路13、メモリ14、アドレスデークハス
6B、入出力回路7cおよび7Dと制御情報分析回路1
oとを含む端末制御装置2とを備え、中央制御装置系1
と端末制御装置2とは制御f!報軸転送路Aおよび3B
で接続され、制御情報送出回路8Aおよび8Bと制御情
報受信回路9Aおよび9Bとを介して制御情報の授受を
行う。FIG. 1 is a block configuration diagram showing the configuration of an embodiment of the present invention. This embodiment includes a central control unit 4, memory 5, address/data bus 6A and input/output J circuits 7A and 7B.
a central control unit system 1 including a microprocessor 12;
Memory control circuit 13, memory 14, address deck 6B, input/output circuits 7c and 7D, and control information analysis circuit 1
a terminal control device 2 including a central control device system 1;
and the terminal control device 2 control f! Information axis transfer path A and 3B
The control information transmitting circuits 8A and 8B and the control information receiving circuits 9A and 9B exchange control information.
第2図は端末制御装置2のメモ1月4の構成を示すメモ
リ領域図である。ROM領域22には、プログラムが格
納されプログラムは固定データ領域24に格納された固
定データおよび可変領域23を使用し動作する。この固
定データは通常プログラムにより読み出しに使用される
だけで、通常は古き込みが行われることはない。固定デ
ータの書き込みは端末制御装置2の初期設定時または運
転途中で固定データの一部を変更する必要の生じたとき
、中央制御装置4により制御情報転送路3Bを経由して
転送される固定データ書き込み命令をマイクロプロセッ
サ12が入出力回路7Dを介し受信した場合に限られる
。FIG. 2 is a memory area diagram showing the configuration of the memo 4 of the terminal control device 2. As shown in FIG. A program is stored in the ROM area 22, and the program operates using the fixed data stored in the fixed data area 24 and the variable area 23. This fixed data is normally used only for reading by a program, and is not normally filled with old data. Fixed data is written as fixed data that is transferred via the control information transfer path 3B by the central control unit 4 when it is necessary to change part of the fixed data during the initial setting of the terminal control device 2 or during operation. This is limited to the case where the microprocessor 12 receives a write command via the input/output circuit 7D.
次に、この実施例の動作を第1図に基づいて説明する。Next, the operation of this embodiment will be explained based on FIG.
中央制御装置4は固定データの書込みが必要となった場
合に、端末制御装置2にマイクロプロセッサからの固定
データ領域24への書き込み許可命令を送出する。制御
情報転送路3Bを経由し転送される書き込み許可命令は
端末制御装置2内の制御情報受信回路9Bで受信された
後に、制御情報分析回路10で命令分析される。制御情
報分析回路10では、中央側′4B装置4からの命令が
書き込み許可または禁止命令であるかを検出し、書き込
み許可命令の場合には、メモリ書き込み許可信号線11
を許可状態にし、書き込み禁止命令の場合には禁止状態
にする。また、それら以外の命令では、メモリ書き込み
許可信号w411の状態が変化することは無く、命令は
入出力回路7Dを介しマイクロプロセッサ12により読
みとられ処理される。すなわち、書き込み許可命令はメ
モリ書き込み許可信号線11を許可状態にし、メモリ制
御回路13によりメモリ14の固定データ領域24への
マイクロプロセッサ12からの書き込みを可能にする。When it becomes necessary to write fixed data, the central control unit 4 sends a write permission command from the microprocessor to the fixed data area 24 to the terminal control unit 2. The write permission command transferred via the control information transfer path 3B is received by the control information receiving circuit 9B in the terminal control device 2, and then analyzed by the control information analysis circuit 10. The control information analysis circuit 10 detects whether the command from the central side '4B device 4 is a write permission or prohibition command, and if it is a write permission command, the memory write permission signal line 11 is detected.
is set to an enabled state, and set to a disabled state in the case of a write-protection instruction. Furthermore, for commands other than these, the state of the memory write permission signal w411 does not change, and the commands are read and processed by the microprocessor 12 via the input/output circuit 7D. That is, the write permission command puts the memory write permission signal line 11 into a permission state, and the memory control circuit 13 enables the microprocessor 12 to write to the fixed data area 24 of the memory 14.
ひきつづき、中央制御装置4は端末制御装置2に対し固
定データ書き込み命令を順次送出する。Subsequently, the central control device 4 sequentially sends fixed data write commands to the terminal control device 2.
端末制御装置2では、マイクロプロセッサ12によりこ
の命令を入出力回路7Dを介して読み取り、命令に従い
順次固定データ領域24にデータを書き込む。中央制御
装置4は必要な分の固定データの書き込みを終了すると
、書き込み禁止命令を端末制御装置2に送出する。書き
込み禁止命令を制御情報分析回路10が検出すると、メ
モリ書き込み許可信号線11を禁止状態にする。これに
より、メモリ制御回路13はマイクロプロセッサ12か
らの固定データ領域24への書き込みを不可能にし、再
び書き込み許可命令を受信するまで固定データ領域24
は完全に保護される。In the terminal control device 2, the microprocessor 12 reads this instruction via the input/output circuit 7D, and sequentially writes data into the fixed data area 24 according to the instruction. When the central control device 4 finishes writing the necessary amount of fixed data, it sends a write prohibition command to the terminal control device 2. When the control information analysis circuit 10 detects a write prohibition command, the memory write permission signal line 11 is set to a prohibited state. As a result, the memory control circuit 13 disables writing to the fixed data area 24 from the microprocessor 12, and writes data to the fixed data area 24 until it receives a write permission command again.
is fully protected.
本発明は以上説明したように、中央制御装置と端末制御
装置との間の制御情報に端末制御装置のマイクロプロセ
ッサのメモリの一部または全領域へのマイクロプロセッ
サからの書き込み禁止命令および許可命令を設け、また
端末制御装置内にハードウェアによる制御情報受信回路
、制御情報分析回路およびメモリ書き込み制御回路を設
け、中央制御装置の指令に基づきメモリ領域への書き込
みを可能または不可能にすることにより、端末制御装置
のマイクロプロセッサのメモリの特定領域または全領域
をマイクロプロセッサのプログラムから保護する効果が
ある。As explained above, the present invention includes control information between a central control unit and a terminal control unit that includes instructions for inhibiting and permitting the microprocessor to write to a part or all of the memory of the microprocessor of the terminal control unit. In addition, by providing a control information receiving circuit, a control information analysis circuit, and a memory write control circuit using hardware in the terminal control device, and making writing to the memory area possible or impossible based on instructions from the central control device, This has the effect of protecting a specific area or the entire area of the memory of the microprocessor of the terminal control device from the microprocessor's program.
特に、通常は読み出しだけに使われ書き込みが行われず
、マイクロプロセッサの初期設定時および運転中に変更
の生じた時のみ上位の中央制御装置からマイクロプロセ
ッサに書き込み要求のあるようなマイクロプロセッサの
メモリ内の固定データ領域の保護に本発明は有効である
。In particular, the memory of a microprocessor is normally used only for reading and not writing, and the upper central control unit requests the microprocessor to write only when the microprocessor is initialized and when changes occur during operation. The present invention is effective for protecting fixed data areas.
第1図は本発明実施例の構成を示すブロック構成図。
第2図はマイクロプロセッサ内メモリの構成図。
■・・・中央制御装置系、2・・・端末制御装置、3A
、3B・・・制御1百報転送路、4・・・中央制御装置
、5.14.21・・・メモリ、6A、6B・・・アド
レスデータバス、7A、7B、7C,7D・・・入出力
回路、8A、8B・・・制御情報送出口路、9A、9B
・・・制御情報受信回路、10・・・制御情報分析回路
、11・・・メモリ書き込み許可信号線、12・・・マ
イクロプロセッサ、13・・・メモリ制御回路、22・
・・ROM領域、23・・・可変領域、24・・・固定
データ領域。FIG. 1 is a block configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a configuration diagram of the memory within the microprocessor. ■... Central control device system, 2... Terminal control device, 3A
, 3B...Control 1 information transfer path, 4...Central control unit, 5.14.21...Memory, 6A, 6B...Address data bus, 7A, 7B, 7C, 7D... Input/output circuit, 8A, 8B...Control information output path, 9A, 9B
... Control information receiving circuit, 10... Control information analysis circuit, 11... Memory write permission signal line, 12... Microprocessor, 13... Memory control circuit, 22.
...ROM area, 23...variable area, 24...fixed data area.
Claims (1)
データ処理手段を有する端末制御装置とを備えた制御系
統に含まれ、 上記データ処理手段が利用するメモリの所定の領域への
書込みを禁止状態に設定するメモリ制御手段を有するメ
モリ保護装置において、 上記メモリ制御手段は、 上記データ処理手段の制御によっては禁止状態を解除す
ることが不能であり、上記中央制御装置からの指令によ
り禁止状態を解除できる構成であることを特徴とするメ
モリ保護装置。(1) A central control device, connected to this central control device,
In a memory protection device included in a control system including a terminal control device having data processing means, and having memory control means for setting a predetermined area of memory used by the data processing means to a prohibited state, the above-mentioned memory protection device includes: A memory protection device characterized in that the memory control means is configured such that the prohibited state cannot be canceled by the control of the data processing device, but can be canceled by a command from the central control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226616A JPS6285357A (en) | 1985-10-09 | 1985-10-09 | Memory protecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226616A JPS6285357A (en) | 1985-10-09 | 1985-10-09 | Memory protecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6285357A true JPS6285357A (en) | 1987-04-18 |
Family
ID=16847994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60226616A Pending JPS6285357A (en) | 1985-10-09 | 1985-10-09 | Memory protecting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6285357A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123564B2 (en) | 1998-06-15 | 2006-10-17 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7269110B2 (en) | 1998-06-15 | 2007-09-11 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
-
1985
- 1985-10-09 JP JP60226616A patent/JPS6285357A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123564B2 (en) | 1998-06-15 | 2006-10-17 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7269110B2 (en) | 1998-06-15 | 2007-09-11 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7283446B2 (en) | 1998-06-15 | 2007-10-16 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7362678B2 (en) | 1998-06-15 | 2008-04-22 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7447133B2 (en) | 1998-06-15 | 2008-11-04 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
US7697389B2 (en) | 1998-06-15 | 2010-04-13 | Samsung Electronics Co Ltd | Recording medium for storing write protection information and write protection method thereof |
US8139458B2 (en) | 1998-06-15 | 2012-03-20 | Samsung Electronics Co., Ltd. | Recording medium for storing write protection information and write protection method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060168385A1 (en) | Interrupt controller for a microprocessor | |
JPS6285357A (en) | Memory protecting device | |
JPH0156410B2 (en) | ||
JPS63317975A (en) | Right protecting mechanism for magnetic disk device | |
JPS59231800A (en) | Preventing device for foul writing to main memory | |
JPS6074059A (en) | Access control system for storage device | |
JPH06187520A (en) | Ic memory card | |
JPS59121561A (en) | Common resource access protecting system in multiprocessor system | |
JPS5826399A (en) | Memory controller | |
JPH0219508B2 (en) | ||
JPS62219047A (en) | Access control system for privacy data | |
JPS5921062B2 (en) | Memory contention control method | |
JPS58207165A (en) | Data transfer system for multi-processor system | |
JPS6029853A (en) | File access control system | |
JPS59210598A (en) | Input/output control device provided with memory protecting function | |
JPH03283188A (en) | Memory system | |
JPH05334195A (en) | Information processor | |
JPH0496157A (en) | Main memory data protective circuit | |
JPH064469A (en) | Input/output device control system | |
JPH01261760A (en) | Computer system | |
JPH0336650A (en) | Memory protecting system | |
JPS58121463A (en) | File protecting system | |
JPH1185620A (en) | Microcomputer with built-in non-volatile memory | |
JPS6261977B2 (en) | ||
JPH0273420A (en) | Semiconductor disk device |