JPS6285340A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6285340A JPS6285340A JP60225235A JP22523585A JPS6285340A JP S6285340 A JPS6285340 A JP S6285340A JP 60225235 A JP60225235 A JP 60225235A JP 22523585 A JP22523585 A JP 22523585A JP S6285340 A JPS6285340 A JP S6285340A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pla
- instruction
- register
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１１１要〕
マイクロコンピュータであって、複数のレジスタを一連
の動作でアクセスするカウンタおよび制御回路を設ける
ことにより、命令コードのコード効率の向上を図る。
の動作でアクセスするカウンタおよび制御回路を設ける
ことにより、命令コードのコード効率の向上を図る。
本発明はマイクロコンピュータに関するものであり、更
に詳しく言えばマイクロコンピュータの汎用レジスタの
アクセスに関するものである。
に詳しく言えばマイクロコンピュータの汎用レジスタの
アクセスに関するものである。
レジスタ間のデータの転送はレジスタとＲＡＭ （ラン
ダムアクセスメモリ）等とのデータの転送に比べて高速
であるから、処理スピードの点からみればレジスタ数が
多いほど望ましい。
ダムアクセスメモリ）等とのデータの転送に比べて高速
であるから、処理スピードの点からみればレジスタ数が
多いほど望ましい。
しかしレジスタ数を増やすと、命令コードにおいて各レ
ジスタ識別用のビット数も増やす必要がある。ところで
命令コードのビット数はｆめ決まっているから、レジス
タ識別用のビー／Ｉ−数が増えればそれだけ命令機能を
表示するビット数が少なくなり、従って使用でさる命令
数も少なくなってソフトエアが煩雑となる。
ジスタ識別用のビット数も増やす必要がある。ところで
命令コードのビット数はｆめ決まっているから、レジス
タ識別用のビー／Ｉ−数が増えればそれだけ命令機能を
表示するビット数が少なくなり、従って使用でさる命令
数も少なくなってソフトエアが煩雑となる。
勿論、命令コードのバイト数を増やすことにより、命令
ａ能の低Ｆを招くことなくレジスタ数の増加に対処する
こともできるが、ソフトウェアが煩雑になるだけでなく
、命令の取り出し時間も長くなるという問題点がある。
ａ能の低Ｆを招くことなくレジスタ数の増加に対処する
こともできるが、ソフトウェアが煩雑になるだけでなく
、命令の取り出し時間も長くなるという問題点がある。
本５５川はかかる従来例の問題点に鑑み創作されたもの
であり、一つの命令で複数のレジスタのアクセスを可ｔ
Ｋ、とするマイクロコンピュータの提供を［Ｉ的とする
。
であり、一つの命令で複数のレジスタのアクセスを可ｔ
Ｋ、とするマイクロコンピュータの提供を［Ｉ的とする
。
本３７．１ｇ１は命令に対応する第１．第２の制御信号
を出力するＰＬＡと、前記ＰＬＡからの第１の制御信号
を入力することによりカウント動作を始めるカラ〉′夕
と、前記Ｐ Ｌ Ａからの第２の制御信号と前記カウン
タからの出力信号奈入力することにより所定の順序で複
数のゲート信号を出力する制御回路と、前記ゲート信号
に対応１７て開閉動作を行う複数のゲート回路と、前記
ゲート回路の開閉によりパスとの破断が所定の順序で行
われる複数の汎用レジスタとを有し、前記ＰＬＡに入力
する一つの命令によって前記複数の汎用１／ジスタの−
・連のアクセスを＝＝ｒ ｔｐ、とすること紮特徴とす
る。
を出力するＰＬＡと、前記ＰＬＡからの第１の制御信号
を入力することによりカウント動作を始めるカラ〉′夕
と、前記Ｐ Ｌ Ａからの第２の制御信号と前記カウン
タからの出力信号奈入力することにより所定の順序で複
数のゲート信号を出力する制御回路と、前記ゲート信号
に対応１７て開閉動作を行う複数のゲート回路と、前記
ゲート回路の開閉によりパスとの破断が所定の順序で行
われる複数の汎用レジスタとを有し、前記ＰＬＡに入力
する一つの命令によって前記複数の汎用１／ジスタの−
・連のアクセスを＝＝ｒ ｔｐ、とすること紮特徴とす
る。
ＰＬＡによって命令が解読されると、この命令に対応す
る制御信号がＦ Ｔ、、 Ａから出力される。カウンタ
はＰＬＡの制御信号を入力してカウント動作を始める。
る制御信号がＦ Ｔ、、 Ａから出力される。カウンタ
はＰＬＡの制御信号を入力してカウント動作を始める。
また制御回路はＰＬＡの制」信号とカウンタの出力信号
を入力することにより、所定の順序でゲート回路を開く
ようにゲート信号を出力する。これにより複数の汎用ｌ
／ジスタは順次、バスに接続されてアクセスＳれる５こ
のようにして一つの命令で複数の汎用レジスタのアクセ
スがａ１能となる。
を入力することにより、所定の順序でゲート回路を開く
ようにゲート信号を出力する。これにより複数の汎用ｌ
／ジスタは順次、バスに接続されてアクセスＳれる５こ
のようにして一つの命令で複数の汎用レジスタのアクセ
スがａ１能となる。
次に図をｉｊ照しながら本発明の実施例について説ＩＩ
する。：ｊＳ１図は本発明の’［ｉｆ’ｌに係るマイク
ロコンピュータの部分ａ成因であり、ｌはデータバスで
ある。２は不図ポのＲＯＭ （リードオンリメモリ）か
ら読み出された命令を解読してＭＩ制御信号出力するＰ
ＬＡ （プログラマブルロジックアレイ）である、３は
カウンタであり、ＰＬＡ２の制御信号４の大力によりイ
ンクリメ／ト又はディクリメント動作を始める。５は制
御回路であり、ＰＬＡ２の制御信５）６を入力するとと
もに、カウンタ３のカウント出方を入力することにより
、ゲート信ｔ′ｉを所定の順序で出力する１１９１回路
である。また８〜１３は複数の汎用レジスタでアキュー
ムレータスタックポインタとして使用している。
する。：ｊＳ１図は本発明の’［ｉｆ’ｌに係るマイク
ロコンピュータの部分ａ成因であり、ｌはデータバスで
ある。２は不図ポのＲＯＭ （リードオンリメモリ）か
ら読み出された命令を解読してＭＩ制御信号出力するＰ
ＬＡ （プログラマブルロジックアレイ）である、３は
カウンタであり、ＰＬＡ２の制御信号４の大力によりイ
ンクリメ／ト又はディクリメント動作を始める。５は制
御回路であり、ＰＬＡ２の制御信５）６を入力するとと
もに、カウンタ３のカウント出方を入力することにより
、ゲート信ｔ′ｉを所定の順序で出力する１１９１回路
である。また８〜１３は複数の汎用レジスタでアキュー
ムレータスタックポインタとして使用している。
１４〜１９はゲート回路であり、制御回路４のゲート信
ｔ）により開閉動作１−で汎用レジスタ８〜１３とデー
タバス１とを！、７Ｊ断する。２０はＡＬＵ （アリス
メティフクロジー、クユニット）である。
ｔ）により開閉動作１−で汎用レジスタ８〜１３とデー
タバス１とを！、７Ｊ断する。２０はＡＬＵ （アリス
メティフクロジー、クユニット）である。
次に第２図のタイミングチャートを参照しながら本発明
の実施例の動作について説明する。いま命令の内容がＡ
ＤＤ ＡＳであり、カウンタ３の出力は３番［１のレジ
スタ（Ｃ）を指しているとする。
の実施例の動作について説明する。いま命令の内容がＡ
ＤＤ ＡＳであり、カウンタ３の出力は３番［１のレジ
スタ（Ｃ）を指しているとする。
なおＡｓはアギュ、−ムレータスタティックポインタの
ことである。
ことである。
ＰＬＡ２で命令の内容が解読されると、制御信号４と６
が出力される。カウンタ３は制御信号４によりカウント
動作を開始する。制御回路５はＭ制御信号６とカウンタ
３の出力信号７により、般初のカラン）ＴＩでゲート回
路１６を開いてＣレジスタｌＯの内容をＡＬＵ２０のＳ
側に入力する。モしてカウンタ３の次のカウント動作Ｔ
２でゲート回路１５を開いてＢレジスタ９の内容ｔＡＬ
Ｕ２０のＤｏｌｔに入力する。これによりＡＬＵ２０は
入力の算術和を出力する。さらにカウンタ３の次のカウ
ント動作Ｔ３でゲート回路１５を開いてＡＬＵの出力を
Ｂレジスタ９に格納する。
が出力される。カウンタ３は制御信号４によりカウント
動作を開始する。制御回路５はＭ制御信号６とカウンタ
３の出力信号７により、般初のカラン）ＴＩでゲート回
路１６を開いてＣレジスタｌＯの内容をＡＬＵ２０のＳ
側に入力する。モしてカウンタ３の次のカウント動作Ｔ
２でゲート回路１５を開いてＢレジスタ９の内容ｔＡＬ
Ｕ２０のＤｏｌｔに入力する。これによりＡＬＵ２０は
入力の算術和を出力する。さらにカウンタ３の次のカウ
ント動作Ｔ３でゲート回路１５を開いてＡＬＵの出力を
Ｂレジスタ９に格納する。
このように実施例によれば、各レジスタの識別コードを
含まない命令によって複数のレジスタのアクセスが可ｆ
敞になるので、命令コードのコード効率の向」二を図る
ことができる。
含まない命令によって複数のレジスタのアクセスが可ｆ
敞になるので、命令コードのコード効率の向」二を図る
ことができる。
なお実施例ではアキュームレータスタックポインタとし
てレジスタを使用する場合について説明したが１種々の
命令に対応するように制御回路５の論理を変更すること
により、その他の複数のレジスタをアクセスする場合に
ついても適用できることは明らかである。
てレジスタを使用する場合について説明したが１種々の
命令に対応するように制御回路５の論理を変更すること
により、その他の複数のレジスタをアクセスする場合に
ついても適用できることは明らかである。
以り説明したように、本発明によればレジスタの識別コ
ードを含まない一つの命令によって複数のレジスタをア
クセスすることかでさるので、命令コードのコード効率
の大幅な向上を図ることが可能となる。
ードを含まない一つの命令によって複数のレジスタをア
クセスすることかでさるので、命令コードのコード効率
の大幅な向上を図ることが可能となる。
また命令バイト数を増やしたり、命令数を減らすことな
くレジスタを増やすことができるので高速のデータ処理
がｉｊ７能となる。
くレジスタを増やすことができるので高速のデータ処理
がｉｊ７能となる。
第１図は本発明の実施例に係るマイクロコンピュータの
部分構成図であり、第２図は第１図の実施例の動作を説
明するためのタイミングチャートである。 １・・・データバス ２・・・ＰＬＡ ３・・・カウンタ ４．６・・・ＰＬＡの制御信号 ５・・・ル１′＃回路 ７・・・カウンタの出力信号 ８〜１３・・・レジスタ １４〜１９・・・ゲート回路 ２０・・・ＡＬＵ 、°−゛＼ ト。 代理人 弁理士 井桁 貞、−で−。
部分構成図であり、第２図は第１図の実施例の動作を説
明するためのタイミングチャートである。 １・・・データバス ２・・・ＰＬＡ ３・・・カウンタ ４．６・・・ＰＬＡの制御信号 ５・・・ル１′＃回路 ７・・・カウンタの出力信号 ８〜１３・・・レジスタ １４〜１９・・・ゲート回路 ２０・・・ＡＬＵ 、°−゛＼ ト。 代理人 弁理士 井桁 貞、−で−。
Claims (1)
- 【特許請求の範囲】 命令に対応する第１、第２の制御信号を出力するＰＬＡ
と、 前記ＰＬＡからの第１の制御信号を入力することにより
カウント動作を始めるカウンタと、前記ＰＬＡからの第
２の制御信号と前記カウンタからの出力信号を入力する
ことにより所定の順序で複数のゲート信号を出力する制
御回路と、前記ゲート信号に対応して開閉動作を行う複
数のゲート回路と、 前記ゲート回路の開閉によりバスとの接断が所定の順序
で行われる複数の汎用レジスタとを有し、 前記ＰＬＡに入力する一つの命令によって前記複数の汎
用レジスタの一連のアクセスを可能とすることを特徴と
するマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225235A JPS6285340A (ja) | 1985-10-09 | 1985-10-09 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225235A JPS6285340A (ja) | 1985-10-09 | 1985-10-09 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285340A true JPS6285340A (ja) | 1987-04-18 |
Family
ID=16826108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225235A Pending JPS6285340A (ja) | 1985-10-09 | 1985-10-09 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285340A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512573A (en) * | 1978-07-12 | 1980-01-29 | Nec Corp | Register circuit |
-
1985
- 1985-10-09 JP JP60225235A patent/JPS6285340A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512573A (en) * | 1978-07-12 | 1980-01-29 | Nec Corp | Register circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255785A (en) | Microprocessor having instruction fetch and execution overlap | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| JPH0248931B2 (ja) | ||
| US5410721A (en) | System and method for incrementing a program counter | |
| JPH07239780A (ja) | １クロック可変長命令実行処理型命令読み込み電子計 算機 | |
| JPH034936B2 (ja) | ||
| JPH08212075A (ja) | 情報処理装置 | |
| JPH0776917B2 (ja) | マイクロコンピユ−タ | |
| JPS6285340A (ja) | マイクロコンピユ−タ | |
| JP3570287B2 (ja) | マイクロコンピュータ | |
| US4853889A (en) | Arrangement and method for speeding the operation of branch instructions | |
| US4723258A (en) | Counter circuit | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JP3332606B2 (ja) | マイクロプロセッサ | |
| JPH0377137A (ja) | 情報処理装置 | |
| EP0503498A2 (en) | Single-chip microcomputer with program/data memory flag | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JPH081596B2 (ja) | マイクロプロセッサ | |
| JP3058524B2 (ja) | プログラム制御装置 | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPH0217541A (ja) | スタツク方式マイクロコンピュータ | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH08305564A (ja) | マイクロコンピュータ |