JPS6282774A - ビデオディスク再生装置の同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオディスク等〜の映像再生装置におい
て、スーパインポーズ（例えばピクチャ番号の表示）を
行なう場合に、非同期系（ディスク等から得られる信号
系）での時間軸のゆらぎが同期系（装置内部でのピクチ
ャ番号等の発生系）で拡大することを防止したものに関
する。

〔従来の技術］ ビデオディスク再生装置において、ディスクから再生し
たビデオ信号（非同期系の外部信号）に装置内部で生成
したピクチャ番号等の内部画像信号（同期系の内部信号
）をスーパインボーズする場合、この２つの画像信号の
同期が一致しないと画像のずれなどの障害を生じる。こ
のためビデオ信号に含まれる同期信号を検出して、この
タイミングに合わせて内部信号を外部信号に重畳させて
いる。

ところが、内部信号の画像生成をディジタル処理を行な
うとき、必然的に時間軸の吊子化（ディジタル化）が必
要となるが、元来ディスクからの外部信号にはジッタ（
時間軸のゆらぎ）が含まれるので、吊子化に際してこれ
が拡大されて１クロック分の誤差を生じ、これがテレビ
画面上で内部信号の画像にゆらぎを生じさせる問題があ
る。

第２図は、従来のビデオディスク装置にスーパーインポ
ーズ機能をｆ」加する場合の概略を示したものである。

光ヘッド１０で検出したディスク１２の再生信号（この
信号は光ヘッド１０のタンジエンシｔ？ルリーーボでジ
ッタ成分はある程変減少している。）は、ＦＭ検波回路
１４で複合映像信号に復調され、同期分離回路１６で同
期信号が分離される。分離された同明信号は、ディジタ
ル処理を行なうため、２相クロツクφ　、φ２で駆動さ
れるレジスタ１Ｂで時間軸の４子化が行なわれる。垂直
・水平同期検出回路２０では、ディジタル化された同期
信号中から垂直同期信号ＶＳＹＮＣと水平同期信号Ｈ８
ＹＮＣを抽出する。七−夕刊ｍ＋の１路２２でｔよ、デ
ィスクモータ２４の回転制御として、ディスク［−夕２
４に直結したＦ　Ｇ　（ＦｒｅｑｕｅｎｃｙＧｅｎｅｒ
ａｔｏｒ　）　２６からの回転検出パルスと水晶発振出
力に基づり基準クロックφｈ１との周波数、位相比較に
より粗い制御をするとともに、抽出された垂直向１ｇｌ
信号ＶＳＹＮＣまたは水平同期信号Ｈ３ＹＮＣと水晶発
振出力に基づく基準クロックφｈ２どの位相比較により
、比較的高精度の制御をする。

７’　３　Ｃ（Ｔｉｍｅ　Ｂａ５ｅ　Ｃｏｒｒｅｃｔｅ
ｒ　＞　２５は、複合映像信号中に残存する微少なジッ
タを吸収する回路で、可変遅延線等のアナログ回路で構
成される。

ＴＢＣ制御回路２７は、Ｔ８Ｇ２５の出力信号からカラ
ーバースト信号を抽出し、これをカラーバーストのサブ
キャリアに対応した３、５８ＭＨｚの水晶発振出力に基
づく基準クロックφ。と位相比較し、その位相誤差に応
じてＴＢＣ２５の遅延時間を可変制御することにより、
外部信号中の微少なジッタを吸収する。

ＴＢＣ２５から出力される外部信号は、合成回路２８を
介して出力される。

画像生成回路３０は、スーパインポーズする内部信号を
記憶しており、外部信号から検出された垂直同期信号Ｖ
ＳＹＮＣおよび水平同期信号Ｈ８ＹＮＣにより外部信号
に同期したタイミングで内部信号を読み出す。読み出さ
れた内部信号は、合成回路２８で外部信号と合成されて
出力される。

このようにして、外部信号の画像の所定位置に内部信号
の画像がスーパインポーズされる。

ところて・、非同期系と同期系を結ぶレジスタ１８では
、第３図に示すように、２相クロツクφ　、φ２　（水
晶発振出力に基づくクロックで、１水平走査期間Ｈに例
えば４５５回立ち上がるものとする。）を用いて、クロ
ックφ１で入力信号（水平同期信号）を取り込み、り日
ツクφ２でこれを出力する。

したがって、クロックφ　、φ　の１りｌコックの範囲
内で量子化誤差が生じる。この場合、入力信号のジッタ
が第３図に示すように、■を中心に■、◎のように振れ
れば、人力信号の変化位置はクロックφ　の立下り位置
ｔ１から次のクロックφ　の立下り位置ｔ２の間に入っ
ているので、入力信号の変化はクロックφ１．で取り込
まれ、クロックφ２．で出力されて、出力信号はいずれ
ち＠となる。したがって、この場合は、入力信号のジッ
タは吸収されてしまい、出力信号の同期は常に正規の４
５５クロック分の長さとなる。ジッタの中心がｔ　とｔ
２のちょうど中心位置にあれば、ジツタマージンはＰ−
Ｐ値（ピークツーピーク値）でクロックφ　、φ　のク
ロック分（カラーバースｌ〜のサブキャリアの半周期分
に相当する１４０ｎｓ）となる。

しかし、入力信号とクロックφ　、φ　どの位相は、■
が中心になるとは限らず、例えば、■や■を中心に振れ
た場合は、入力信号のジッタ成分が微少であったとして
も、出力信号としてはこれが逆に拡大されて、１周期が
４５４クロック分（短縮）あるいは４５６クロツク分（
伸長）となってしまう。

例えば、第４図は入力信号が■、■に示すようにごくわ
ずかなジッタ、τ、を待った例であるが、このとき、■
はクロックφ１．立下りの前に入力信号が変化している
ので、この変化はクロックφ１ａで取り込まれ、クロッ
クφ２ａで出力される。これに対し、■はクロックチ１
．立上りの後に人力信号が変化しているので、この変化
は次のクロックφ１ｂまで持って取り込まれ、クロック
φ２ｂで出力される３、シたがって、人力信号としては
ごくわずかなジッタτ　であるにもかかわらず、出力信
号としてはこれが拡大されてτ。どなる。このため、出
力信号の周期は基準の４５５クロック分から±１クロッ
ク変動して、４５４クロック分または４５６クロツク分
となる。

この結果、前記第２図のように、同期系で検出した水平
同期信号ＨＳ　Ｙ　Ｎ　Ｃを用いて画像生成回路３０か
ら内部信号を読み出して、合成回路２８で外部信号に合
成すると、テレビ画面上では第５図に示すように内部信
号の映像の縦の直線ラインて゛ある場合、非同期系では
■に示すように入力信号のジッタτ・に相当する分の微
少なゆらぎであ■ るが、同期系ではこれが拡大Δれて＠に示づように前の
走査線に対して１クロック分ずれて表示される。

また、ジッタ成分の主要因がディスク偏心量の残留分と
すると、ジッタはｆイスクの半周（すなわちフィールド
ごと）ごとに反転りるから、同門系では１クロック分の
ずれになり、縦の直線が両面では第６図に示すように、
走査線ごとにぎざぎざに表示されて、目立ってしまう。

〔発明が解決しようとりる問題点〕

この発明は、前記従来の技術における問題点を解決しよ
うとするもので、ビＦＡ−ディスク等σ）映像再生装置
において、外部信号と内部信号のスーパインポーズを行
なう場合に、非同期系での時間軸のゆらぎが同期系で拡
大することを防止した同期回路を提供するものである。

〔問題点を解決するための手段〕

この発明は、非同期系に同期−σるように同期系を制御
する同期回路において、前記同期系で前記非同期系の同
期信号タイミングを予想し、その予想タイミングを含む
ように前記同期系でウィンドを設定し、そのウィンドに
前記非同期系の同明信号が得られたら、前記予想タイミ
ングを前記非同期系の同期信号タイミングとみ（Ｉニジ
て、前記同期系を制御するようにしたものである。

〔作　用〕

この発明の前記解決手段によれば、同期系に設けられた
ウィンド内に非同期系からの同期信号が１！′７られた
ときは、同期系から見てたとえそれが予想タイミングか
らずれていたどしても、予想タイミングを同期系の同期
信号として扱うので、スーパインポーズ時に非同期系で
の時間軸のゆらぎが同１ｇｊ系で拡大するのを防止する
ことができる。

〔実施例〕

以下、この発明の一実施例を添付図面を参照して説明す
る。

第７図は、この発明によるスーパインポーズ機能を具え
たビデオディスク装置の信号処理回路の全体構成を示し
たものである。

第７図において、外部信号（ビデオディスク再生信号）
は、メインＴＢＣ３２に入力される。

メインＴＢＣ３２は、ディスク再生信号中に含まれるジ
ッタ（時間軸のゆらぎ）を除去するもので、二値化信号
の連続可変遅延回路で構成される。二値化信号の連続可
変遅延回路としては例えば特願昭５９−１６０７８４号
明細占に記載のＣＭＯＳグー１−回路を用いたちのが利
用できる。

０Ｍ０８回路は、ＰヂャンネルＭＯ８−ＦＥ’ＴどＮ　
′ｆ−１−ンネルＭＯ８−Ｆ　Ｅ　Ｔで構成されるもの
で、出力側に形成される負荷容量により、出力反転時に
充放電電流が流れ、理延特性が得られる。そして、この
遅延時間は、電源電圧に応じて変化する（索子のコンダ
クタンスが変化するため）。

ＣＭＯＳゲート回路による二値化信号の連続可変遅延回
路は、この性質を利用して二値化信号を遅延するもので
ある。

メインＴＢＣ３２は外部信号中の水平同期信号と、正規
の水平同期信号に対応した同期のＩｙクロックとを位相
比較して、それらの位相誤差に応じて電源電圧を制御し
て＜ＣＭＯＳゲート回路て゛構成した場合）、遅延時間
を制御し、外部信号中のジッタを吸収する。

メインＴＢＣ３２から出力される外部信号は、ＢＰＦ　
（バンドパスフィルタ）３４で映像信号成分が抽出され
る。

カラーＴＢＣ３６は、メインＴＢＣ３２で吸収しきれな
い微少なジッタを吸収するための回路で、メインＴＢＣ
と同様にＣＭＯＳゲート回路等を用いた二値化信号の連
続可変遅延回路で構成される。

カラーＴＢＣ］ントロール回路４０は、カラーＴＢＣ３
６の出力側にあるカラーザブキせリアＢＰＦ３８で抽出
される外部信号中のカラーバーストと、発振回路４２の
発振出力を分周回路４４で分周して＋Ｅ４　ｔｃ正規の
カラーサブキャリアに対応した３、５８ＭＨｚの基準ク
ロックとを位相比較し、それらの位相誤差に応じて電源
電圧を制御して（ＣＭＯＳゲート回路で構成した場合）
、コントロール回路４６を介してカラーＴＢＣ３６の遅
延時間を制御し、外部信号中の微少なジッタを補正する
。

カラーＴＢＣ３６から出力される外部信号は、ＦＭ復調
回路４８でＦＭ復調され、ＬＰＦ　（ローパスフィルタ
）５０を介してスイッチ５２の接点ａに導かれる。また
、ドロップアウト時の補正のため、１１」保持回路５４
では、１走査前の外部信りを保持し、ＦＭ復調回路５６
、ＬＰＦ５８を介してスイッチ５２の接点Ｂに導く。ド
ロップアウト検出回路６０では、外部信号中のドロップ
アウトを検出する。スイッチ５２は、通常は接点ａに接
続され、ドロップアウトが生じると、ドロップアウト検
出回路６０により接点す側に接続される。

スイッチ５２から出力される外部信号は、ベディスタル
クランプ回路６２、スーパインポーズ映像ミュート回路
６４および映像出力アンプ６６を介して出力される。

ＢＰＦ３４から出力される外部信号は、ＦＭ復調回路６
８でＦＭ復調され、ＬＰＦ７０を介して、同期分離回路
７２で同期信号（外部同期信号）が分離される。垂直・
水平同期信号検出回路７４では、分離された外部同期信
号の中から水平同期信号Ｅ　Ｘ　ｌ−Ｉ　Ｓ　Ｙと垂直
同期信号ＥＸＶＳＹを検出する。

ディスプレイタイミングコントロール回路７６は、スー
パインポーズを行なう場合に、内部信号の発生タイミン
グをとって、外部信号と内部信号の同期が合うようにす
るもので、検出された外部水平同明信号ＥＸＨ８Ｙと、
外部垂直同明信号ＥＸＶＳＹに基づいて、キャラクタジ
ェネレータ７８に記憶されている内部信号を読み出す。

読み出された内部信号は、ＬＰＦ８０を介してスーパイ
ンポーズ映像ミュート回路６４に入力される。

ディスプレイコントロール回路８２では、インターフェ
イス８４を介して送らせてくるマイクロコンピュータか
らの指令によりスーパインポーズ映像ミュート回路６４
およびキャラクタジェネレータ７８を制御する。すなわ
ち、スーパインポーズの指令がないとぎは、キャラクタ
ジェネレータ７８を非動作状態にし、スーパインポーズ
映像ミュート回路６４を外部信号側出力にする。また、
スーパインポーズの指令があったときは、キャラクタジ
ェネレータ７８を動作状態にし、スーパインポーズ映像
ミュート回路６４から外部信号と内部信号の合成信号を
出力させる。

この発明の一実施例を第１図に示す。これは、第７図の
ディスプレイタイミングコントロール回路７６の一部を
示すもので、ＨＧＮカウンタの出力カウント値が、内部
信号における１本の走査線上の位置を示す信号として用
いられる。

この実施例では、次のような制御を行なっている。

■　ウィンドによる外部水平同期信号ＥＸＨ３Ｙの丸め 正規の１水平走査期間で４５５カウントする同期系のＨ
ＧＮカウンタ８６で非同期系の外部水平同期信号のタイ
ミングを予想し、その予想タイミングを中心に、その前
侵±ｎクロックを含む合計２ｎ＋１クロツクのウィンド
を設け、そのウィンドに外部水平同期信号Ｅ　Ｘ　ＨＳ
　Ｙが入ってきたら、それがたとえウィンドの中心位置
から外れていたとしても、この予想タイミング（すむわ
１５ウインドの中心位置）を同期系の水平同期のタイミ
ングとして扱う（丸め動作）。これにより、非同期での
微少なジッタτ、が量子化誤差により１クロツり分拡大
されてとしても（第４図）同期系で水平同期信号の周期
は４５４クロツクや４５６クロツクとはならず、標準の
４５５クロツクとなる。したがって、同期系における前
の走査線からの絶対時間は、４！２準の４５５クロツク
の時間に固定され、水平開１′ｆＵ信号に対するテレビ
の応答が鈍ければ（すなわち平均的にトリガがかかるも
のであれば）スーパインポーズ時の内部信号の縦の直線
信号は、画面上でも直線に表示され、また、応答が良け
れば、実際ジッタτ、だけの位四ずれに納まり（り０ツ
クが水平同期信号゛に同期しているのでτｉがそのまま
現われる。〉、第５図の＠や第６図のように、縦の直線
が１クロツク分曲がるのを防止することができる。

ウィンド幅を決めるｎ値としては、１（ウィンド幅３ク
ロツク）や２（ウィンド幅５クロツク）程度が適当であ
る。

第８図は、ｎ＝ｉのウィンドにジッタ（量子化により拡
大されたもの）が納まっている状態を示したものである
。また、第９図は、ｎ＝２のウィンドにジッタが納まっ
ている状態を示したものである。ウィンドが広い方がジ
ッタ吸収範囲が広がるが、むやみに広げ過ぎるのも好ま
しくない。第１図の実施例ではｎ＝２としている。

＠　ウィンドの修正 外部水平周１１信号Ｅ　Ｘ　ｌ−Ｉ　Ｓ　Ｙがウィンド
から外れた場合はウィンドを修正する。ウィンドの修正
のし方としては、第１０図のように、外部水平同期信号
Ｅ　Ｘ　ｌ−（Ｓ　Ｙがウィンドから外れた場合に、そ
の外れた外部水平同期信号ＥＸＨ８Ｙがウィンドの中心
にくるように修正する方法と、第１１図のように、ウィ
ンドから隣接して外れた場合は、ウィンドを外れた方向
に所定但（第１１図では１クロツク）シフトし、それ以
上外れた場合は外部水平同期信号ＥＸＨ８Ｙがウィンド
の中心にくるように２段階で修正する方法等が考えられ
る。

後者の方法によれば、ジッタの中心にウィンドを引き込
むこが可能であり、また、ジッタが吸収限界値を超えて
も、同期系における水平同期信号の周期の変化量は少な
くかつなめらかに変化するので、画面上のずれが目立ち
にくい。そこで第１図の実施例では、第１１図の方法を
用いている。

■　外部水平同期信号ＥＸ）−ＩＳＹの検出タイミング
の制限 外部水平同期信号ＥＸＨ８Ｙの検出タイミングを第１２
図に示すように、２フイールド１フレームのうち、特定
位相の一部分にする（例えば第２フイールドの１８〜３
６の走査タイミング）。すなわち、ジッタの主成分は、
ディスクのワウクラッタによるＴＢＣの残留ジッタ成分
であり、ディスク１回転２フイールドを周期とする。し
たがって、外部水平同期信号ＥＸＨ８Ｙの検出タイミン
グを２フイールド１フレームのうち特定位相の一部分に
すれば、検出結果は、第１２図かられかるように、はぼ
同一傾向の値となり、かつその変化幅も小さくなる。

これによれば、外部水平同期信号ＥＸＩ−（ＳＹの検出
を行なわない場合は、同期系では内部カウンタ（第１図
のＨＧＮカウンタ）を自走させて同期をとることになる
が、ディスク回転の安定状態では、外部水平同期信号Ｅ
ＸＨ８Ｙの検出はあくまでも目安で、外部水平同期と内
部水平同期が大きく外れていないことを知ればよいから
、このような一部分での検出でも充分である。

■　静止画やトリックプレイ時の補正 静止画やトリックプレイ時はキックパルス（１トラツク
キツク）により、前後隣接する１−ラックにキックする
。隣接するトラックのカラーバースト信号は、１８０°
位相がずれている。したがって、スーパインポーズの色
を変化させないためには、１トラツキングごとに、カラ
ーＴＢＣ３６（第７図）を制御して、位相を１８０°進
めるか遅らせる必要がある。カラーバースト信号の１８
０°分は７．１６Ｍ）−１ｚのマスタクロックＭＣＫ（
１水平走査期間Ｈで４５５クロツク）の１クロツクに相
当づる。したがって、上記のようにカラーＴＢＣ４０を
制御すると、トラックキックのたびに１ラインのマスタ
クロックＭＣＫのカラン１〜値が±１変動するので、そ
のままだと文字位δが±１クロック分ずれることになる
。

そこで、第１図の実施例では、トラッキングの際アイス
プレイ系のタイミングコントロールカウンタ（１−（Ｇ
　Ｎカウンタ８６）の力１クン］へ値を補正しＣいる。

すなわら、映像伝号を１８０°進めたとさは、ＨＧ　Ｎ
カウンタ８６をクリアする周期を標準の４５５クロツク
から４５４クロツクに減少させ、１８０６ｆｆらせたと
きは、４５５クロツクから１１５６クロツクに増大させ
ている。

以−トのような■−■の各制御により、スーパインポー
ズ時の内部信号の画像位置を同期系においても安定化さ
せることができる。

第１図の回路について説明す゛る。

（１）　　前記■のウィンドによる丸め動作を行なう自
走ループ Ｈ（２Ｎカウンタ８６は、７．１６ＭＨｚ（１水８Ｔ’
　ｊｔ査査問間４５５クロツク）のマスタクロックＩＶ
ＩｃＫでカウントアツプされる。ＨＧ　Ｎカウンタ８（
冒３Ｌ、カウンｌ−ｆａが４５４（クリア状態からカウ
ントして４５５カウント目）となることにクリアされる
のが標準のタイミング（すなわち、正規の１水平走査期
間）ぐある。この実施例では、前記ウィンドとして、こ
の座標のタイミングを含んて・その前後に±２クロック
分の幅（カラン［へ値でいえば４５２〜４５６カウント
の５り［」ツゲ分の幅）のウィンドを設定している。

ＨＧＮカウンタ８６は、４５０カウント目でパルス信号
を出力する。このパルス信号は、アンド回路９０を介し
て、クロックφ１．φ２　（マスタクロックＭＣＫと同
じ周期の２相クロツク）で駆動されるシフトレジスタ９
２に順次転送されていく。シフトレジスタ９２の４５３
カウント目の出力は、アンド回路９４を介してレジスタ
９６で１クロツク遅延されてノア回路９８を介してＨＧ
　Ｎカウンタのカウント値が標準タイミングの４５４の
ときト＋ＧＮカウンタ８６をクリアする。これが、前記
■で述べたウィンド中に外部水平同期信号ＥＸＩ−（Ｓ
Ｙがある場合の丸め動作で用いられる標準タイミングに
よる自走ループである。この自走ループは、また、前記
θで述べた外部水平同期信号ＥＸＨ８Ｙの検出タイミン
グ以外の部分でも用いられる。

（２）　　前記■のウィンド修正動作に関する部分水平
同明信号検出回路７４から出力される水平同明信号は、
アンド回路１００を介してシフトレジスタ＋０２ｒ２り
［］ツク遅延されて、外部水平向１す１信号ＥＸＨ８Ｙ
となる。この外部水平同期信ｒ３　Ｅ−Ｘ　ＨＳ　Ｙが
出力されるタイミングでシフトレジスタ９２の４５１カ
ウント出力が“１°′（丈なり１５、ウィンドの１クロ
ツク前のタイミング）となると、アンド回路１０４がオ
ンされ、シフトレジスタ１０６で２クロツク遅延されて
、ＨＧ　Ｎカウンタ８６の４５３カウンｌ〜のタイミン
グでオア回路１０８、アンド回路１１０、オア回路１１
２、ノア回路９８を介してＨＧＮカウンタ８６をクリ７
７−る。Ｊｌ、ｒわち、ウィンドの１つｆ前の４５１カ
ウン１〜のタイミングで外部水平同明信号Ｅ　Ｘ　ｔ−
（Ｓ　Ｙが１！７られたどきは、ｔ＝ｔｒのタイミング
より１９１コック手前でＨＧＮカウンタ８６をクリアす
ることにより、次のウィンドを１クロック手前にずらす
。これが、前記（Φで述べたウィンドに隣接して１クロ
ツタ手前で外部水平同期信号Ｅ　Ｘ　ＨＳ　Ｙが得られ
た場合のウィンド修正動作である。

なお、このときシフミルレジスタ９２は、ＨＧＮカウン
タ８６の４５３万ウド目で、４５３カウント出力（前記
自走ループのための出力）が“１″どなり、アンド回路
９４に加わるが、ＨＧ　Ｎカウンタ８６の４５３カウン
ト目ではノア回路９８の出力Ｉｔ　ＯＩＩがＨＧＮカウ
ンタ８６に加わるとともに、アンド回路９４にも加わる
ので、アンド回路９４はオフされて、自走ループによる
Ｈ　Ｇ　Ｎカウンタ８６のクリア動作は禁止される。

水平同期信号検出回路７４から水平同期信号が出力され
るタイミングくずなわら、シフミルレジスタ１０２から
出力される水平同期信号ＥＸＨ８Ｙの２タロツク前）で
シフトレジスタ９２の４５５カウン１−出力が”１”（
すなわち、水平同明信号ＥＸＨ５Ｙのタイミングを基準
にしてウィンドの１り［］ツク後のタイミング）となる
と、アンド回路１１４がオンし、オア回路１０８、アン
ド１１０１オア回路１１２、ノア回路９８を介してＨＧ
Ｎカウンタ８６をクリアする。すなわち、ウィンドの１
つ後の４５７カウントのタイミングで外部水平同期信号
ＥＸＨ８Ｙが得られるであろうと予想されるときは、標
準のタイミングより１クロツク後のタイミングで１−Ｉ
ＧＮカウンタ８６をクリアすることにより、次のウィン
ドを１クロツク後ろにずらす。これが、前記＠で述べた
ウィンドに隣接して１クロツク後ろで外部水平同期信号
ＥＸＨ８Ｙが得られた場合のウィンド修正動作である。

なお、このときシフトレジスタ９２は４５５力ウン）−
出力が“１″となる２クロツク前に４５３カウント出力
が１′′となり、これがアンド回路９４を介して、レジ
スタ９６で１クロツク遅延されて４５４カウントのタイ
ミングでＨＧＮカウンタ８６をクリアするが、その後上
記動作により４５５カウントのタイミングで再度クリア
されるので、次の水平走査期間は４５５カウントのクリ
アタイミングが基準となり、４５４カウントのクリアタ
イミングは無視されるので問題ない。

シフトレジスタ９２の４５１〜４５７カウントのいずれ
も０″（すなわち、ウィンドおよびそれに隣接する±１
クロックのいずれにも属さないタイミング）で、ノア回
路１１６の出力が１″のとき、外部水平周期信号ＥＸＨ
８Ｙが１ｑられた場合は、アンド回路１１８がオンし、
オア回路１０８、アンド回路１１０、オア回路１１２、
ノア回路９８を介してｌ−Ｉ　Ｇ　Ｎカウンタ８６をク
リアする。すなわち、外部水平同期信号ＥＸＨ８Ｙのタ
イミングを基準に次のウィンドが決まる。これが、前記
＠で述べたウィンドを大きく外れて外部水平同期信号Ｅ
ＸＨ８Ｙが得られたときのウィンド修正動作である。

なお、外部水平同期信号ＥＸＨ３ＹがＨＧＮカウンタ８
６の４５０カウントタイミングより手前で発生した場合
は、ＨＧＮカウンタ８６は４５０カウント出力を発生す
る前にクリアされるので、前記■の自走ループは動作し
ない。

また、外部水平同期信号Ｅ　Ｘ　１」Ｓ　ＹがＨＧＮカ
ウンタ８６の４５０カウントタイミングで発生した場合
は、ＨＧＮカウンタ８６から４５０カウント出力が発生
されるが、このとき外部水平同期信号ＥＸＨ８Ｙをイン
バータ１８０で反転した信号によりアンド回路９０はオ
フされるので、４５０カウント出力はシフトレジスタ９
２に転送されず、自走ループは動作しない。

（３）　　前記Ｏの外部水平同期信号ＥＸＩ（ＳＹの検
出タイミングの制限動作に関する部分 アンド回路１１０は、第２フイールドの所定期間（例え
ば第１８〜３６走査）のタイミングでのみ動作可能とな
り、それ以外の期間ではたとえ外部水平同期信号ＥＸＨ
８Ｙが得られたとしても、これによってはＨＧＮカウン
タ８６はクリアしない。これが、前記θで述べた外部水
平開１１１Ｊ信号ＥＸＨ８Ｙの検出タイミングの制限動
作であり、このとき、ＨＧＮカウンタは前記自走ループ
により標準タイミング（Ｏ〜４５４カウント）で自走す
る。

（４）　　前記■の１〜ラッキング時の補正動作に関す
る部分 立上り検出回路１１８は、トラックキック命令ごとにそ
の立ち上りを検出する。ＣＢＰＣＨレジスタ１２０は、
リセット状態のとき立上り検出回路１１８の出力信号を
アンド回路１２２．オア回路１２４を介して入力してセ
ットされ、アンド回路１２６を介して自己保持する。Ｃ
ＢＰＣ）−ルジスタ１２０は、セットされた状態で次に
トラックキック命令があると、インバータ１２８を介し
てアンド回路１２６はオフとなる。このとき、インバー
タ１３０を介してアンド回路１２２は動作不能にされて
いるので、ＣＢＰＣＨレジスタ１２０はリセットされる
。このように、ＣＢＰＣＨレジスタ１２０の状態は、ト
ラックキック命令ごとに反転する。

ＣＢＰＣＨレジスタ１２０の出力は、シフトレジスタ１
３２に転送される。ＣＢＰＣＨレジスタ１２０がセット
された当初、シフトレジスタ１３２の１，２ビツト出力
が１１ｉ１Ｚｌ“０″の組合せになると、１ピツ１へ出
力はインバータ１３４で反転されて”　ｏ　”どなるの
で、ノア回路１３６がオンし、ＣＢ１つＣＨレジスタ１
２０の出力の立上りが検出される。また、ＣＢ　Ｐ　Ｃ
＋−ルジスタ１２０の出力の立上りが検出される。また
、ＣＢ　Ｐ　ＣＩ−ルジスタ１２０がリセットされた当
初シフ１−レジスタ１３２の１，２ビツト出力が１１　
Ｑ　１１．“１″の組合せになると、アンド回路１３８
がオンし、ＣＢ　Ｐ　ＣＨレジスタ１２０の出力の立下
りが検出される。

ＣＢ　Ｐ　ＣＨレジスタ１２０の出力の立上りが検出さ
れると、アンド回路１４０、オア回路１４２を介してＣ
Ｂ＋レジスタ１４４はセットされ、アンド回路１４６を
介して自己保持される。ＣＩ３＋レジスタ１４４がセッ
トされると、シフトレジスタ９２の４５３カウント出力
が１″のタイミングでアンド回路１４８がオンし、オア
回路１５０、アンド回路１５２、オア回路１１２、ノア
回路９８を介してＨＧＮカウンタ８６をクリ？する。

すなわら、標準タイミングの４５４カウントより１り〔
］ツク手前でクリアされるのて゛、映像信号を１８０°
進めた分が補正される。ＣＢ−＋−レジスタ１４４は、
ＨＧＮカウンタ８６がクリアされると同時に、シフトレ
ジスタ９２の４５３万ウン１〜出力をインバータ１５２
で反転した信号によりクリアされる。

ＣＢＰＣＨレジスタ１２０の出力の立下りが検出される
と、アンド回路１６０１オア回路１６２を介してＣＢ〜
レジスタ１６４はセットされ、アンド回路１６６を介し
て自己保持される。ＣＢ−レジスタ１６４がセットされ
ると、シフ１ヘレジスタ９２の４５５カウント出力が１
′°のタイミングでアンド回路１６８がオンし、オア回
路１５０、ンド回路１５２、オア回路１１２、ノア回路
９８を介してト（ＧＮカウンタ８６をクリアする。すな
わち、標準タイミングの４５４カウントより１り［１ツ
ク後ろでクリアされるので、映像信号を１８０°遅らせ
分が補正される。ＣＢ−レジスタ１６４は、ＨＧＮカウ
ンタ８６がクリアされると同時に、シフトレジスタ９２
の４５５カウント出力をインパーク１７２ぐ反転した信
号によりクリアされる。

Ｌス十のようにして、静止画やトリックプレイ時の補ｉ
Ｅが行なわれる。

な、６、トラックキックが行なわれているときは、ノア
回路１７４の出力は“Ｏ″どなって、アンド回路１１０
はオフされるので、外部水平同期信号Ｅ　Ｘ　ＩＩ　Ｓ
　Ｙによってはｌ−（Ｇ　Ｎカウンタ８６はクリアされ
なくなる。

以上の各動作が行なわれるのは、スーパインポーズの１
旨令ＥＸＤＳＰが与えられているときだけであり、その
他の場合は、ＥＸＤＳＰ＝　”Ｏ”　となって、アンド
回路１００，１５２はオフされるので、これらの動作は
行なわれなくなる。

なお、前記第１図の実施例によれば、外部水平同期信号
Ｅ　Ｘ　ｌ−Ｉ　Ｓ　Ｙが、内部同期から大きく外れで
いても、それ修正づ゛るようにＵ〕作Ｊるが、外部水平
同期信号ＥＸＨ８Ｙ自体もともと内部同期からあまり離
れてない信号のみを用いるようにすれば、第１図の回路
による修正動作の負担は軽減される。

第１３図は、内部カウンタ（ＨＧ　Ｎカウンタ）２００
の標準タイミング（４５４カウントのタイミング）と外
部水平同期検出信号ＨＳ　Ｙ　Ｏが一致したときのみ、
外部水平同期信号〔Ｘ　ＨＳ　Ｙとしたものである。す
なわち、第１３図において、同期分離回路２０２は非同
期系の１１合映像信弓から同期信号を抽出する。エツジ
検出回路２０４は、抽出された同明信号のエツジを検出
するとともに明らかにノイズと判断される信号を除去す
る。水平同期検出回路２０６は、ウィンドを設定して、
エツジ検出出力から、水平同明信号を検出し、検出信号
ＨＳ　Ｙ　Ｏを出力づる。１−ＩＧＮカウンタ２００は
、水平同期検出信号Ｈ８ＹＯでクリアされ、水晶発振出
力に基づく基準クロックで駆動され、１水平走査期間に
４５５カウント（０〜４５４）Ｌ、４５４カウントｌ！
のとき信号を出力する。

アンド回路２０８は、水平同期検出信号Ｈ８ＹＯと、Ｈ
ＧＮカウンタ２００の４５４カウント出力のタイミング
が一致したときにオンし、オア回路２１０を介して外部
水平同期信号ＥＸＨ３Ｙを出力する。ただし、これは通
常プレイ時のみであり、それ以外のトリックプレイ時は
、ある程度誤差を許容し、ウィンド内にあれば、同期信
号として用いる。寸なわら、インバータ２１２を介して
アンド回路２１４が動作可能になり、水平同期検出信号
１−Ｉ　Ｓ　Ｙ　Ｏを外部水平同期信号ＥＸＨ８Ｙとし
て出力する。

同期保護回路２１６は、ウィンド内に水平同期信号が得
られなかった場合に、水平同期検出信号１−Ｉ　Ｓ　Ｙ
　Ｏの代替信号としてｌ−４ＧＮカウンタ２００の４５
４カウント出力を出力するものである。

同期保護回路２１６から水平走査期間ごとに出力される
信号Ｈ８ＹＮＣ（１−１ｓＹＯまたはその代替信号）は
、ＶＧＮカウンタ２１８をカウントアツプする。ＶＧＮ
カウンタ２１８のカウント（直は走査線番号に対応して
いる。垂直同期検出回路２２０は、ＶＧＮカウンタ２１
８のカウント値に基づきウィンドを設定し、同期分離回
路２０２で抽出された同期信号中から、垂直同期信号Ｅ
ＸＶＳＹを出力１゛ル。

〔発明の効果〕

この発明の前記解決手段によれば、同期系に設けられた
ウィンド内に非同期系からの同期信号が得られたときは
、同期系から見てたとえそれが予想タイミングからずれ
ていたとしても、予想タイミングを周期系の同期信号と
して扱うので、スーパインポーズ時に非同期系での時間
軸のゆらぎが同期系で拡大するのを防止することができ
る。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図である。 Ｍ２図は、従来のビデオディスク再生装置にスーパイン
ポーズ機能を付加する場合の概略構成を示すブロック図
である。 第３図、第４図は、非同期系のディスク再生信号を同期
系に切換える場合の母子化誤差を示す図で、第３図はジ
ッタが吸収される状態を示し、第４図はジッタが拡大さ
れる場合を示す。 第５図は、ジッタが第４図の拡大作用により画面上で拡
大された状態を示す図である。 第６図は、ディスク偏心によるジッタが第４図の拡大作
用により画面上で拡大された状態を示す図である。 第７図は、この発明が適用されるディスク再生装置の全
体構成を示すブロック図である。 第８図、第９図は、第１図の実施例にお【ノる丸め動作
を示す図で、第８図はウィンド幅が３クロック分の場合
、第９図はウィンド幅が５クロック分の場合である。 第１０図はウィンドの修正動作の一例を示す図である。 第１１図は、第１図の実施例で採用しているウィンド修
正動作の一例を示す図である。 第１２図は、第１図の実施例による外部水平同期信号Ｅ
ＸＨ８Ｙの検出タイミングの制限動作を示す図である。 第１３図は、外部水平同期信号ＥＸＨ８Ｙの作成回路の
一例を示すブロック図である。 ８６・・・ＨＧＮカウンタ、９２・・・シフトレジスタ
。 第５図 ４１′。″ Ｘ・−・プヒ２フイーノＶト 第６図 Δ・・・士１りａツク９ り７フイ広＆　　　　　　　　　　Ｘ　＝−ヱ２クロ７
クシンレタ棹Ｉ第８図　　　第９図

Claims (1)

1. 【特許請求の範囲】 非同期系に同期するように同期系を制御する同期回路に
   おいて、 前記同期系で前記非同期系の同期信号タイミングを予想
   し、 その予想タイミングを含むように前記同期系でウィンド
   を設定し、 そのウィンドに前記非同期系の同期信号が得られたら、
   前記予想タイミングを前記非同期系の同期信号タイミン
   グとみなして、前記同期系を制御することを特徴とする
   同期回路。