JPH0614692B2

JPH0614692B2 - 同期回路

Info

Publication number: JPH0614692B2
Application number: JP10265386A
Authority: JP
Inventors: 貞之成澤
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-05-02
Filing date: 1986-05-02
Publication date: 1994-02-23
Anticipated expiration: 2009-02-23
Also published as: JPS6282776A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ビデオディスク等の映像再生装置におい
て、スーパインポーズ（例えばピクチャ番号の表示）を
行なう場合に、非同期系（ディスク等から得られる信号
系）に同期系（装置内部でのピクチャ番号等の発生系）
を同期させるための回路に関し、スーパインポーズの画
像の安定化を図ったものである。

〔従来の技術〕

ビデオディスク再生装置において、ディスクから再生し
たビデオ信号（非同期系の外部信号）に装置内部で生成
したピクチャ番号等の内部画像信号（同期系の内部信
号）をスーパインポーズする場合、この２つの画像信号
の同期が一致しないと画像のずれなどの障害を生じる。
このためビデオ信号に含まれる同期信号を検出して、こ
のタイミングに合わせて内部信号を外部信号に重畳させ
ている。

ところが、内部信号の画像生成をディジタル処理で行な
うとき、必然的に時間軸の量子化（ディジタル化）が必
要となるが、元来ディスクからの外部信号にはジッタ
（時間軸のゆらぎ）が含まれるので、量子化に際してこ
れが拡大されて１クロック分の誤差を生じ、これがテレ
ビ画面上で内部信号の画像にゆらぎを生じさせる問題が
ある。

第２図は、従来のビデオディスク装置にスーパーインポ
ーズ機能を付加する場合の概略を示したものである。

光ヘッド１０で検出したディスク１２の再生信号（この
信号は光ヘッド１０のタンジェンシャルサーボでジッタ
成分はある程度減少している。）は、ＦＭ検波回路１４
で複合映像信号に復調され、同期分離回路１６で同期信
号が分離される。分離された同期信号は、ディジタル処
理を行なうため、２相クロックφ_１，φ_２で駆動される
レジスタ１８で時間軸の量子化が行なわれる。垂直・水
平同期検出回路２０では、ディジタル化された同期信号
中から垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮ
Ｃを抽出する。モータ制御回路２２では、ディスクモー
タ２４の回転制御として、ディスクモータ２４に直結し
たＦＧ(Frequency Generator)２６からの回転検出パル
スと水晶発振出力に基づく基準クロックφ_ｈ１との周波
数、位相比較により粗い制御をするとともに、抽出され
た垂直同期信号ＶＳＹＮＣまたは水平同期信号ＨＳＹＮ
Ｃと水晶発振出力に基づく基準クロックφ_ｈ２との位相
比較により、比較的高精度の制御をする。

ＴＢＣ(Time Base Correcter)２５は、複合映像信号中
に残存する微小なジッタを吸収する回路で、可変遅延線
等のアナログ回路で構成される。ＴＢＣ制御回路２７
は、ＴＢＣ２５の出力信号からカラーバースト信号を抽
出し、これをカラーバーストのサブキャリアに対応した
３．５８ＭHzの水晶発振出力に基づく基準クロックφ_ｃ
と位相比較し、その位相誤差に応じてＴＢＣ２５の遅延
時間を可変制御することにより、外部信号中の微小なジ
ッタを吸収する。

ＴＢＣ２５から出力される外部信号は、合成回路２８を
介して出力される。

画像生成回路３０は、スーパインポーズする内部信号を
記憶しており、外部信号から検出された垂直同期信号Ｖ
ＳＹＮＣおよび水平同期信号ＨＳＹＮＣにより外部信号
に同期したタイミングで内部信号を読み出す。読み出さ
れた内部信号は、合成回路２８で外部信号と合成されて
出力される。このようにして、外部信号の画像の所定位
置に内部信号の画像がスーパインポーズされる。

ところで、非同期系と同期系を結ぶレジスタ１８では、
第３図に示すように、２相クロックφ_１，φ_２（水晶発
振出力に基づくクロックで、１水平走査期間Ｈに例えば
４５５回立ち上がるものとする。）を用いて、クロック
φ_１で入力信号（水平同期信号）を取り込み、クロック
φ_２でこれを出力する。

したがって、クロックφ_１，φ_２の１クロックの範囲内
で量子化誤差が生じる。この場合、入力信号のジッタが
第３図に示すように、を中心に，のように振れれ
ば、入力信号の変化位置はクロックφ_１の立下り位置ｔ
_１から次のクロックφ_１の立下り位置ｔ_２の間に入って
いるので、入力信号の変化はクロックφ_１ａで取り込ま
れ、クロックφ_２ａで出力されて、出力信号はいずれも
となる。したがって、この場合は、入力信号のジッタ
は吸収されてしまい、出力信号の周期は常に正規の４５
５クロック分の長さとなる。ジッタの中心がｔ_１とｔ_２
のちょうど中心位置にあれば、ジッタマージンはＰ−Ｐ
値（ピークツーピーク値）でクロックφ_１，φ_２のクロ
ック分（カラーバーストのサブキャリアの半周期分に相
当する１４０ｎｓ）となる。

しかし、入力信号とクロックφ_１，φ_２との位相は、
が中心になるとは限らず、例えば、やを中心に振れ
た場合は、入力信号のジッタ成分が微少であったとして
も、出力信号としてはこれが逆に拡大されて、１周期が
４５４クロック分（短縮）あるいは４５６クロック分
（伸長）となってしまう。

例えば、第４図は入力信号、に示すようにごくわず
かなジッタτ_ｉを持った例であるが、このとき、はク
ロックφ_１ａ立下りの前に入力信号が変化しているの
で、この変化はクロックφ_１ａで取り込まれ、クロック
φ_２ａで出力される。これに対し、はクロックφ_１ａ
立下りの後に入力信号が変化しているので、この変化は
次のクロックφ_１ｂまで待って取り込まれ、クロックφ
_２ｂで出力される。したがって、入力信号としてはごく
わずかなジッタτ_ｉであるにもかかわらず、出力信号と
してはこれが拡大されてτ_０となる。このため、出力信
号の周期は基準の４５５クロック分の長さから±１クロ
ック変動して、４５４クロック分の長さまたは４５６ク
ロック分の長さとなる。

この結果、前記第２図のように、同期系で検出した水平
同期信号ＨＳＹＮＣを用いて画像生成回路３０から内部
信号を読み出して、合成回路２８で外部信号に合成する
と、テレビ画面上で縦の直線ラインに相当する内部信号
を送出する場合、非同期系で第５図にイで示すように入
力信号のジッタτ_ｉに相当する分の微少なゆらぎがある
と、同期系ではこれが拡大されて同図にロで示すように
前の走査線に対して１クロック分ずれが生じ、テレビ画
面上にそのまま表示される。

また、ジッタ成分の主要因がディスク偏心量の残留分と
すると、ジッタはディスクの半周（すなわち１フィール
ド）ごとに反転するから、同期系では１クロック分のず
れになり、縦の直線が飛越走査画面では第６図に示すよ
うに、走査線ごとにぎざぎざに表示されて、目立ってし
まう。

これを防止するには、例えば同期系で前記非同期系の同
期信号タイミングを予想し、その予想タイミングを含む
ように同期系でウインドを設定し、そのウインドに非同
期系の同期信号が得られたら、前記予想タイミングを非
同期系の同期信号タイミングとみなして、同期系を制御
することが考えられる。すなわち、同期系に設けられた
ウインド内に非同期系からの同期信号が得られたとき
は、同期系から見てたとえそれが予想タイミングからず
れていたとしても、予想タイミングを同期系の同期信号
として扱うものである。これにより、スーパインポーズ
時に非同期系での時間軸のゆらぎが同期系で拡大するの
を防止することができる。

〔発明が解決しようとする問題点〕

このように、スーパインポーズ時にウインドを設けて非
同期系での時間軸のゆらぎが同期系で拡大するのを防止
するものでは、非同期系の同期信号がウインドから外れ
た場合にはじめて同期系の修正を行なう。

同期系の修正のし方としては、同期信号がウインドから
外れた場合に次の同期信号の予想タイミングがウインド
の中心に来るように同期系を修正する（すなわち、ウイ
ンド位置をずらす）方法がある。

しかし、このようなものでは、同期信号がウインドから
隣接して外れたような場合でも、同期系は過剰に修正さ
れるため（特にウインド幅が広い場合に顕著であ
る。）、画面上のずれが目立ちやすい。また、過剰に修
正されているため、修正後の同期信号はウインドの反対
側に外れて、いつまでたってもジッタの中心にウインド
を引き込むことができなくなり、同期系の修正動作が頻
繁に行なわれて画面上のずれが周期的に生じる不都合が
ある。

この発明は、上記の点に鑑みてなされたもので、非同期
系の同期信号がウインドから隣接して外れた場合に少な
い修正量で同期系を修正できるようにして、修正による
画面上のずれを目立ちにくくし、またジッタの中心にウ
インドを引き込むことができるようにした同期回路を提
供しようとするものである。

〔問題点を解決するための手段〕

特許請求範囲第１項記載の発明はジッタを有する信号に
含まれる非同期系同期信号を分離する非同期系同期信号
分離手段と、この分離された非同期系同期信号をクロッ
クを用いて時間軸上で量子化する時間軸量子化手段と、
前記クロックに同期した基準クロックをカウントしてそ
の特定のカウント値のタイミングを同期系同期信号のタ
イミングの情報として生成するカウンタと、前記同期系
同期信号のタイミングを含む前記カウント値の所定の期
間をウインドとして生成するウインド生成手段と、前記
時間軸上で量子化された非同期系同期信号が、前記ウイ
ンド内、当該ウインドの１カウント前または後のいずれ
のタイミングで検出されるかを検出する非同期系同期信
号タイミング検出手段と、前記時間軸上で量子化された
非同期系同期信号が前記ウインド内に検出された時は前
記同期系同期信号が正規の周期で得られるように当該同
期系同期信号のタイミングに基づいて前記カウンタをリ
セット制御し、当該ウインドの１カウント前または後の
タイミングで検出された時は前記ウインド内に検出され
た時よりも１カウント前または後のタイミングで前記カ
ウンタをリセット制御するリセット制御手段とを具備し
てなるものである。

また、同第２項に記載の発明は、さらに非同期系同期信
号がウインドの２カウント以上前または後に検出された
場合には、非同期系同期信号のタイミングに基づいてカ
ウンタをリセット制御するようにしたものである。

〔作用〕

特許請求の範囲第１項に記載の発明によれば、ウインド
の外に１カウント外れた場合に１カウント分だけ同期系
を修正するようにしたので、前述したウインドの中心に
非同期系の同期信号の予想タイミングが来るように同期
系を修正するものと比べて修正量は少なくなり、修正に
よる画面上のずれは目立ちにくくなる。また、非同期系
同期信号を何らかの方法で一旦ウインド内に引き込んだ
後は、ジッタにより非同期系同期信号がウインドの外に
１カウント外れても、ジッタの振幅がウインド内に収ま
る大きさであれば、同期系を１回修正すればジッタをウ
インド内に収めることができ、同期系の修正動作の不要
な繰り返しを防止することができる。

また、特許請求範囲第２項に記載の発明によれば、ウイ
ンドの外に２カウント以上外れた場合は、非同期系同期
信号のタイミングに基づいて同期系を修正するようにし
たので、ウインドから２カウント以上外れている場合に
即座にウインド内に引き込むことができ、しかもその場
合の同期系の修正動作は、ウインドから１カウント外れ
た場合と２カウント以上外れた場合の２段階だけである
ので、外れ量に応じてより多段階に修正する場合に比べ
て制御が容易である。

〔実施例〕

以下、この発明の一実施例を添付図面を参照して説明す
る。

第７図は、この発明によるスーパインポーズ機能を具え
たビデオディスク装置の信号処理回路の全体構成を示し
たものである。

第７図において、外部信号（ビデオディスク再生信号）
は、メインＴＢＣ３２に入力される。メインＴＢＣ３２
は、ディスク再生信号中に含まれるジッタ（時間軸のゆ
らぎ）を除去するもので、二値化信号の連続可変遅延回
路で構成される。二値化信号の連続可変遅延回路として
は例えば特願昭５９−１６０７８４号明細書に記載のＣ
ＭＯＳゲート回路を用いたものが利用できる。ＣＭＯＳ
回路は、ＰチャンネルＭＯＳ−ＦＥＴとＮチャンネルＭ
ＯＳ−ＦＥＴで構成されるもので、出力側に形成される
負荷容量により、出力反転時に充放電電流が流れ、遅延
特性が得られる。そして、この遅延時間は、電源電圧に
応じて変化する（素子のコンダクタンスが変化するた
め）。ＣＭＯＳゲート回路による二値化信号の連続可変
遅延回路は、この性質を利用して二値化信号を遅延する
ものである。

メインＴＢＣ３２は外部信号中の水平同期信号と、正規
の水平同期信号に対応した周期の基準クロックとを位相
比較して、それらの位相誤差に応じて電源電圧を制御し
て（ＣＭＯＳゲート回路で構成した場合）、遅延時間を
制御し、外部信号中のジッタを吸収する。

メインＴＢＣ３２から出力される外部信号は、ＢＰＦ
（バンドパスフィルタ）３４で映像信号成分が抽出され
る。

カラーＴＢＣ３６は、メインＴＢＣ３２で吸収しきれな
い微少なジッタを吸収するための回路で、メインＴＢＣ
と同様にＣＭＯＳゲート回路等を用いた二値化信号の連
続可変遅延回路で構成される。カラーＴＢＣコントロー
ル回路４０は、カラーＴＢＣ３６の出力側にあるカラー
サブキャリアＢＰＦ３８で抽出される外部信号中のカラ
ーバーストと、発振回路４２の発振出力を分周回路４４
で分周して得た正規のカラーサブキャリアに対応した
３．５８ＭHzの基準クロックとを位相比較し、それらの
位相誤差に応じて電源電圧を制御して（ＣＭＯＳゲート
回路で構成した場合）、コントロール回路４６を介して
カラーＴＢＣ３６の遅延時間を制御し、外部信号中の微
少なジッタを補正する。

カラーＴＢＣ３６から出力される外部信号は、ＦＭ復調
回路４８でＦＭ復調され、ＬＰＦ（ローパスフィルタ）
５０を介してスイッチ５２の接点ａに導かれる。また、
ドロップアウト時の補正のため、１Ｈ保持回路５４で
は、１走査前の外部信号を保持し、ＦＭ復調回路５６、
ＬＰＦ５８を介してスイッチ５２の接点ｂに導く。ドロ
ップアウト検出回路６０では、外部信号中のドロップア
ウトを検出する。スイッチ５２は、通常は接点ａに接続
され、ドロップアウトが生じると、ドロップアウト検出
回路６０により１水平走査期間Ｈの間接点ｂ側に接続さ
れる。スイッチ５２から出力される外部信号は、ペディ
スタルクランプ回路６２、スーパインポーズ映像ミュー
ト回路６４および映像出力アンプ６６を介して出力され
る。

ＢＰＦ３４から出力される外部信号は、ＦＭ復調回路６
８でＦＭ復調され、ＬＰＦ７０を介して、同期分離回路
７２（非同期系同期信号分離手段）で同期信号（非同期
系同期信号）が分離される。垂直・水平同期信号検出回
路７４では、分離された外部同期信号の中から水平同期
信号ＥＸＨＳＹと垂直同期信号ＥＸＶＳＹを検出する。
これら同期信号ＥＸＨＳＹ，ＥＸＶＳＹは、前述のよう
に、複合映像信号から分離された非同期系同期信号が２
相クロックφ_１，φ_２を用いて時間軸上で量子化された
信号（つまり、時間軸上で量子化された非同期系同期信
号）であり、当然のことながら同期分離回路７２内また
は垂直・水平同期信号検出手段７４内に前記図２に示す
レジスタ１８（時間軸量子化手段）が内蔵されている。

ディスプレイタイミングコントロール回路７６は、スー
パインポーズを行なう場合に、内部信号の発生タイミン
グをとって、外部信号と内部信号の同期が合うようにす
るもので、検出された外部水平同期信号ＥＸＨＳＹと、
外部垂直同期信号ＥＸＶＳＹに基づいて、キャラクタジ
ェネレータ７８に記憶されている内部信号を読み出す。
読み出された内部信号は、ＬＰＦ８０を介してスーパイ
ンポーズ映像ミュート回路６４に入力される。

ディスプレイコントロール回路８２では、インターフェ
イス８４を介して送られてくるマイクロコンピュータか
らの指令によりスーパインポーズ映像ミュート回路６４
およびキャラクタジェネレータ７８を制御する。すなわ
ち、スーパインポーズの指令がないときは、キャラクタ
ジェネレータ７８を非動作状態にし、スーパインポーズ
映像ミュート回路６４を外部信号側出力にする。また、
スーパインポーズ指令があったときは、キャラクタジェ
ネレータ７８を動作状態にし、スーパインポーズ映像ミ
ュート回路６４から外部信号と内部信号の合成信号を出
力させる。

この発明の一実施例を第１図に示す。これは、第７図の
ディスプレイタイミングコントロール回路７６の一部を
示すもので、ＨＧＮカウンタ８６の出力カウント値が、
内部信号における１本の走査線上の位置を示す信号とし
て用いられる。

この実施例では、次のような制御を行なっている。

イウインドによる外部水平同期信号ＥＸＨＳＹの丸め正規の１水平走査期間で４５５カウントする同期系のＨ
ＧＮカウンタ８６で非同期系の外部水平同期信号のタイ
ミングを予想し、その予想タイミングを中心に、その前
後±ｎクロックを含む合計２ｎ＋１クロックのウインド
を設け、そのウインドに外部水平同期信号ＥＸＨＳＹ
（時間軸上で量子化された非同期系同期信号）が入って
きたら、それがたとえウインドの中心位置から外れてい
たとしても、この予想タイミング（すなわちウインドの
中心位置）を同期系の水平同期のタイミングとして扱う
（丸め動作）。これにより、非同期系での微少なジッタ
τ_ｉが量子化誤差により１クロック分拡大されたとして
も（第４図）同期系で水平同期信号の周期は４５４クロ
ックや４５６クロックとはならず、標準の４５５クロッ
クとなる。したがって、同期系における前の走査線から
の絶対時間は、標準の４５５クロックの時間に固定さ
れ、水平同期信号に対するテレビの応答が鈍ければ（す
なわち平均的にトリガがかかるものであれば）スーパイ
ンポーズ時の内部信号の縦の直線信号は、画面上でも直
線に表示され、また、応答が良ければ、実際ジッタτ_ｉ
だけの位置ずれに納まり（クロックが水平同期信号に同
期しているのでτ_ｉがそのまま現われる。）、第５図の
ロや第６図のように、縦の直線が１クロック分曲がるの
を防止することができる。

ウインド幅を決めるｎ値としては、１（ウインド幅３ク
ロック）や２（ウインド幅５クロック）程度が適当であ
る。

第８図は、ｎ＝１のウインドにジッタ（量子化により拡
大されたもの）が納まっている状態を示したものであ
る。また、第９図は、ｎ＝２のウインドにジッタが納っ
ている状態を示したものである。ウインドが広い方がジ
ッタ吸収範囲が広がるが、むやみに広げ過ぎるのも好ま
しくない。第１図の実施例ではｎ＝２としている。

ロウインドの修正外部水平同期信号ＥＸＨＳＹがウインドから外れた場合
はウインドを修正する。ウインドの修正のし方として、
第１０図のように、外部水平同期信号ＥＸＨＳＹがウイ
ンドから外れた場合に、その外れた外部水平同期信号Ｅ
ＸＨＳＹがウインドの中心にくるように修正する方法が
あるが、これでは前述したようにウインドから隣接して
外れたような場合でも同期系は大きく修正され、画面上
のずれが目立ちやすかったり、ジッタの中心にウインド
を引き込むことができないなどの不都合を生じる。そこ
で、この実施例では、前述したこの発明に基づき第１１
図のように、ウインドから隣接して外れた場合には、ウ
インドを外れた方向に所定量（第１１図では１クロッ
ク）シフトして修正している。また、それ以上外れた場
合は外部水平同期信号ＥＸＨＳＹがウインドの中心にく
るように修正している。

これによれば、ジッタの中心にウインドを引き込むこと
が可能であり、また、ジッタが吸収限界値（ウインド
幅）を超えても、同期系における水平同期信号の周期の
変化量は少なくかつなめらかに変化するので、画面上の
ずれが目立ちにくい。

ハ外部水平同期信号ＥＸＨＳＹの検出タイミングの制限外部水平同期信号ＥＸＨＳＹの検出タイミングを第１２
図に示すように、２フィールド１フレームのうち、特定
位相の一部分にする（例えば第２フィールドの１８〜３
６の走査タイミング）。すなわち、ジッタの主成分は、
ディスクのワウフラッタによるＴＢＣの残留ジッタ成分
であり、ディスク１回転２フィールドを周期とする。し
たがって、外部水平同期信号ＥＸＨＳＹの検出タイミン
グを２フィールド１フレームのうち特定位相の一部分に
すれば、検出結果は、第１２図からわかるように、ほぼ
同一傾向の値となり、かつその変化幅も小さくなる。

これによれば、外部水平同期信号ＥＸＨＳＹの検出を行
なわない場合は、同期系では内部カウンタ（第１図のＨ
ＧＮカウンタ）を自走させて同期をとることになるが、
ディスクの回転の安定状態では、外部水平同期信号ＥＸ
ＨＳＹの検出はあくまでも目安で、外部水平同期と内部
水平同期が大きく外れていないことを知ればよいから、
このような一部分での検出でも充分である。

ニ静止画やトリックプレイ時の補正静止画やトリックプレイ時はキックパルス（１トラック
キック）により、前後隣接するトラックにキックする。
隣接するトラックのカラーバースト信号は、１８０°位
相がずれている。したがって、スーパインポーズの色を
変化させないためには、１トラックキックごとに、カラ
ーＴＢＣ３６（第７図）を制御して、位相を１８０°進
めるか遅らせる必要がある。カラーバースト信号の１８
０°分は７．１６ＭHzのマスタクロックＭＣＫ（１水平
走査期間Ｈで４５５クロック）の１クロックに相当す
る。したがって、上記のようにカラーＴＢＣ４０を制御
すると、トラックキックのたびに１ラインのマスタクロ
ックＭＣＫのカウント値が±１変動するので、そのまま
だと文字位置が±１クロック分ずれることになる。

そこで、第１図の実施例では、トラックキックの際ディ
スプレイ系のタイミングコントロールカウンタ（ＨＧＮ
カウンタ８６）のカウント値を補正している。すなわ
ち、映像信号を１８０°進めたときは、ＨＧＮカウンタ
８６をクリアする周期を標準の４５５クロックから４５
４クロックに減少させ、１８０°遅らせたときは、４５
５クロックから４５６クロックに増大させている。

以上のようなイ〜ニの各制御により、スーパインポーズ
時の内部信号の画像位置を同期系においても安定化させ
ることができる。

第１図の回路について説明する。

(1)前記イのウインドによる丸め動作を行なう自走ルー
プＨＧＮカウンタ８６は、７．１６ＭHz（１水平走査期間
で４５５クロック）のマスタクロックＭＣＫ（基準クロ
ック）でカウントアップされる。ＨＧＮカウンタ８６
は、カウント値が４５４（クリア状態からカウントして
４５５カウント目）となるごとにクリアされるのが標準
のタイミング（すなわち、正規の１水平走査期間）であ
る。この実施例では、前記ウインドとして、この標準の
タイミングを含んでその前後に±２クロック分の幅（カ
ウント値でいえば４５２〜４５６カウントの５クロック
分の幅）のウインドを設定している。

ＨＧＮカウンタ８６は、４５０カウント目でパルス信号
を出力する。このパルス信号は、アンド回路９０を介し
て、クロックφ_１，φ_２（マスタクロックＭＣＫと同じ
周期の２相クロックで、φ_１，φ_２、ＭＣＫは当然同期
している。）で駆動されるシフトレジスタ９２に順次転
送されていく。シフトレジスタ９２の４５３カウント目
の出力は、アンド回路９４を介してレジスタ９６で１ク
ロック遅延されてノア回路９８を介してＨＧＮカウンタ
のカウント値が標準タイミングの４５４のときＨＧＮカ
ウンタ８６をクリアする。これが、前記イで述べたウイ
ンド中に外部水平同期信号ＥＸＨＳＹがある場合の丸め
動作で用いられる標準タイミングによる自走ループであ
る。この自走ループは、前記ハで述べた外部水平同期信
号ＥＸＨＳＹの検出タイミング以外の区間でも用いられ
る。

(2)前記ロのウインド修正動作に関する部分水平同期信号検出回路７４から出力される水平同期信号
（時間軸上で量子化された非同期系同期信号）は、アン
ド回路１００を介してシフトレジスタ１０２で２クロッ
ク遅延されて、外部水平同期信号ＥＸＨＳＹとなる。こ
の外部水平同期信号ＥＸＨＳＹが出力されるタイミング
でシフトレジスタ９２の４５１カウント出力が“１”
（すなわち、ウインドの１クロック前のタイミング）と
なると、アンド回路１０４がオンされ、シフトレジスタ
１０６で２クロック遅延されて、ＨＧＮカウンタ８６の
４５３カウントのタイミングでオア回路１０８、アンド
回路１１０、オア回路１１２、ノア回路９８を介してＨ
ＧＮカウンタ８６をクリアする。すなわち、ウインドの
１つ手前の４５１カウントのタイミングで外部水平同期
信号ＥＸＨＳＹが得られたときは、標準のタイミングよ
り１クロック手前でＨＧＮカウンタ８６をクリアするこ
とにより、次のウインドを１クロック手前にずらす。こ
れが、前記ロで述べたウインドに隣接して１クロック手
前で外部水平同期信号ＥＸＨＳＹが得られた場合のウイ
ンド修正動作である。

なお、このときシフトレジスタ９２（ウインド生成手
段）は、ＨＧＮカウンタ８６の４５３カウント目で、４
５３カウント出力（前記自走ループのための出力）が
“１”となり、アンド回路９４に加わるが、ＨＧＮカウ
ンタ８６の４５３カウント目ではノア回路９８の出力
“０“がＨＧＮカウンタ８６に加わるとともに、アンド
回路９４にも加わるので、アンド回路９４はオフされ
て、自走ループによるＨＧＮカウンタ８６のクリア動作
は禁止される。

水平同期信号検出回路７４から水平同期信号が出力され
るタイミング（すなわち、シフトレジスタ１０２から出
力される水平同期信号ＥＸＨＳＹの２クロック前）でシ
フトレジスタ９２の４５５カウント出力が“１”（すな
わち、水平同期信号ＥＸＨＳＹのタイミングを基準にし
てウインドの１クロック後のタイミング）となると、ア
ンド回路１１４がオンし、オア回路１０８、アンド回路
１１０、オア回路１１２、ノア回路９８を介してＨＧＮ
カウンタ８６をクリアする。すなわち、ウインドの１つ
後の４５７カウントのタイミングで外部水平同期信号Ｅ
ＸＨＳＹが得られるであろうと予想されるときは、標準
のタイミングより１クロック後のタイミングでＨＧＮカ
ウンタ８６をクリアすることにより、次のウインドを１
クロック後ろにずらす。これが、前記ロで述べたウイン
ドに隣接して１クロック後ろで外部水平同期信号ＥＸＨ
ＳＹが得られた場合のウインド修正動作である。

なお、このときシフトレジスタ９２は４５５カウント出
力が“１”となる２クロック前に４５３カウント出力が
“１”となり、これがアンド回路９４を介して、レジス
タ９６で１クロック遅延されて４５４カウントのタイミ
ングでＨＧＮカウンタ８６をクリアするが、その後上記
動作により４５５カウントのタイミングで再度クリアさ
れるので、次の水平走査期間は４５５カウントのクリア
タイミングが基準となり、４５４カウントのクリアタイ
ミングは無視されるので問題ない。

シフトレジスタ９２の４５１〜４５７カウントがいずれ
も“０”（すなわち、ウインドおよびそれに隣接する±
１クロックのいずれにも属さないタイミング）で、ノア
回路１１６の出力が“１”のとき、外部水平同期信号Ｅ
ＸＨＳＹが得られた場合は、アンド回路１１８がオン
し、オア回路１０８、アンド回路１１０、オア回路１１
２、ノア回路９８を介してＨＧＮカウンタ８６をクリア
する。すなわち、外部水平同期信号ＥＸＨＳＹのタイミ
ングを基準に次のウインドが決まる。これが、前記ロで
述べたウインドを大きく外れて外部水平同期信号ＥＸＨ
ＳＹが得られたときのウインド修正動作である。

なお、外部水平同期信号ＥＸＨＳＹがＨＧＮカウンタ８
６の４５０カウントタイミングより手前で発生した場合
は、ＨＧＮカウンタ８６は４５０カウント出力を発生す
る前にクリアされるので、前記イの自走ループは動作し
ない。

また、外部水平同期信号ＥＸＨＳＹがＨＧＮカウンタ８
６の４５０カウントタイミングで発生した場合は、ＨＧ
Ｎカウンタ８６から４５０カウント出力が発生される
が、このとき外部水平同期信号ＥＸＨＳＹから得られる
信号ＥＸＨＳＹＮＣをインバータ１８０で反転した信号
によりアンド回路９０はオフされるので、４５０カウン
ト出力はシフトレジスタ９２に転送されず、自走ループ
は動作しない。

(3)前記ハの外部水平同期信号ＥＸＨＳＹの検出タイミ
ングの制限動作に関する部分アンド回路１１０は、第２フィールドの所定期間（例え
ば第１８〜３６走査）のタイミングでのみ動作可能とな
り、それ以外の期間ではたとえ外部水平同期信号ＥＸＨ
ＳＹが得られたとしても、これによってはＨＧＮカウン
タ８６はクリアしない。これが、前記ハで述べた外部水
平同期信号ＥＸＨＳＹの検出タイミングの制限動作であ
り、このとき、ＨＧＮカウンタは前記自走ループにより
標準タイミング（０〜４５４カウント）で自走する。

(4)前記ニのトラックキック時の補正動作に関する部分立上り検出回路１１８は、トラックキック命令ごとにそ
の立ち上りを検出する。ＣＢＰＣＨレジスタ１２０は、
リセット状態のとき立上り検出回路１１８の出力信号を
アンド回路１２２、オア回路１２４を介して入力してセ
ットされ、アンド回路１２６を介して自己保持する。Ｃ
ＢＰＣＨレジスタ１２０は、セットされた状態で次にト
ラックキック命令があると、インバータ１２８を介して
アンド回路１２６をオフとする。このとき、インバータ
１３０を介してアンド回路１２２は動作不能にされてい
るので、ＣＢＰＣＨレジスタ１２０はリセットされる。
このように、ＣＢＰＣＨレジスタ１２０の状態は、トラ
ックキック命令ごとに反転する。

ＣＢＰＣＨレジスタ１２０の出力は、シフトレジスタ１
３２に転送される。ＣＢＰＣＨレジスタ１２０がセット
された当初、シフトレジスタ１３２の１，２ビット出力
が“１”，“０”の組合せになると、１ビット出力はイ
ンバータ１３４で反転されて“０”となるので、ノア回
路１３６がオンし、ＣＢＰＣＨレジスタ１２０の出力の
立上りが検出される。また、ＣＢＰＣＨレジスタ１２０
がリセットされた当初シフトレジスタ１３２の１，２ビ
ット出力が“０”，“１”の組合せになると、アンド回
路１３８がオンし、ＣＢＰＣＨレジスタ１２０の出力の
立下りが検出される。

ＣＢＰＣＨレジスタ１２０の出力の立下りが検出される
と、アンド回路１４０、オア回路１４２を介してＣＢ＋
レジスタ１４４はセットされ、アンド回路１４６を介し
て自己保持される。ＣＢ＋シフトレジスタ１４４がセッ
トされると、シフトレジスタ９２の４５３カウント出力
が“１”のタイミングでアンド回路１４８がオンし、オ
ア回路１５０、アンド回路１５２、オア回路１１２、ノ
ア回路９８を介してＨＧＮカウンタ８６をクリアする。
すなわち、標準タイミングの４５４カウントより１クロ
ック手前でクリアされるので、映像信号を１８０°進め
た分が補正される。ＣＢ＋レジスタ１４４は、ＨＧＮカ
ウンタ８６がクリアされると同時に、シフトレジスタ９
２の４５３カウント出力をインバータ１５２で反転した
信号によりクリアされる。

ＣＢＰＣＨレジスタ１２０の出力の立下りが検出される
と、アンド回路１６０、オア回路１６２を介してＣＢ−
レジスタ１６４はセットされ、アンド回路１６６を介し
て自己保持される。ＣＢ−レジスタ１６４がセットされ
ると、シフトレジスタ９２の４５５カウント出力が
“１”のタイミングでアンド回路１６８がオンし、オア
回路１５０、ンド回路１５２、オア回路１１２、ノア回
路９８を介してＨＧＮカウンタ８６をクリアする。すな
わち、標準タイミングの４５４カウントより１クロック
後ろでクリアされるので、映像信号を１８０°遅らせた
分が補正される。ＣＢ−レジスタ１６４は、ＨＧＮカウ
ンタ８６がクリアされると同時に、シフトレジスタ９２
の４５５カウント出力をインバータ１７２で反転した信
号によりクリアされる。

以上のようにして、静止画やトリックプレイ時の補正が
行なわれる。

なお、トラックキックが行なわれているときは、ノア回
路１７４の出力は“０”となって、アンド回路１１０は
オフされるので、外部水平同期信号ＥＸＨＳＹによって
はＨＧＮカウンタ８６はクリアされなくなる。

以上の各動作が行なわれるのは、スーパインポーズの指
令ＥＸＤＳＰが与えられているときだけであり、その他
の場合は、ＥＸＤＳＰ＝“０”となって、アンド回路１
００，１５２はオフされるので、これらの動作は行なわ
れなくなる。

なお、前記第１図の実施例によれば、外部水平同期信号
ＥＸＨＳＹが、内部同期から大きく外れていても、それ
修正するように動作するが、外部水平同期信号ＥＸＨＳ
Ｙ自体もともと内部同期からあまり離れていない信号の
みを用いるようにすれば、第１図の回路による修正動作
の負担は軽減される。

第１３図は、内部カウンタ（ＨＧＮカウンタ）２００の
標準タイミング（４５４カウントのタイミング）と外部
水平同期検出信号ＨＳＹＯが一致したときのみ、外部水
平同期信号ＥＸＨＳＹとして利用するようにしたもので
ある。すなわち、第１３図において、同期分離回路２０
２は非同期系の複合映像信号から同期信号を抽出する。
エッジ検出回路２０４は、抽出された同期信号のエッジ
を検出するとともに明らかにノイズと判断される信号を
除去する。水平同期検出回路２０６は、ウインドを設定
して、エッジ検出出力から、水平同期信号を検出し、検
出信号ＨＳＹＯを出力する。ＨＧＮカウンタ２００は、
水平同期検出信号ＨＳＹＯでクリアされ、水晶発振出力
に基づく基準クロックで駆動され、１水平走査期間に４
５５カウント（０〜４５４）し、４５４カウント値のと
き信号を出力する。

アンド回路２０８は、水平同期検出信号ＨＳＹＯと、Ｈ
ＧＮカウンタ２００の４５４カウント出力のタイミング
が一致したときにオンし、オア回路２１０を介して外部
水平同期信号ＥＸＨＳＹを出力する。ただし、これは通
常プレイ時のみであり、それ以外のトリックプレイ時
は、ある程度誤差を許容し、ウインド内にあれば、同期
信号として用いる。すなわち、インバータ２１２を介し
てアンド回路２１４が動作可能になり、水平同期検出信
号ＨＳＹＯを外部水平同期信号ＥＸＨＳＹとして出力す
る。

同期保護回路２１６は、ウインド内に水平同期信号が得
られなかった場合に、水平同期検出信号ＨＳＹＯの代替
信号としてＨＧＮカウンタ２００の４５４カウント出力
を出力するものである。

同期保護回路２１６から３水平走査期間ごとに出力され
る信号ＨＳＹＮＣ（ＨＳＹＯまたはその代替信号）は、
ＶＧＮカウンタ２１８をカウントアップする。ＶＧＮカ
ウンタ２１８のカウント値は走査線番号に対応してい
る。垂直同期検出回路２２０は、ＶＧＮカウンタ２１８
のカウント値に基づきウインドを設定し、同期分離回路
２０２で抽出された同期信号中から、垂直同期信号ＥＸ
ＶＳＹを出力する。

〔発明の効果〕

以上説明したように、特許請求の範囲第１項に記載の発
明によれば、ウインドの外に１カウント外れた場合に１
カウント分だけ同期系を修正するようにしたので、前述
したウインドの中心に非同期系の同期信号を予想タイミ
ングが来るように同期系を修正するものと比べて修正量
は少なくなり、修正による画面上のずれは目立ちにくく
なる。また、非同期系同期信号を何らかの方法で一旦ウ
インド内に引き込んだ後は、ジッタにより非同期系同期
信号がウインドの外に１カウント外れても、ジッタの振
幅がウインド内に収まる大きさであれば、同期系を１回
修正すればジッタをウインド内に収めることができ、同
期系の修正動作の不要な繰り返しを防止することができ
る。

また、特許請求の範囲第２項に記載の発明によれば、ウ
インドの外に２カウント以上外れた場合は、非同期系同
期信号のタイミングに基づいて同期系を修正するように
したので、ウインドから２カウント以上外れている場合
に即座にウインド内に引き込むことができ、しかもその
場合の同期系の修正動作は、ウインドから１カウント外
れた場合と２カウント以上外れた場合の２段階だけであ
るので、外れ量に応じてより多段階に修正する場合に比
べて制御が容易である。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図である。第２図は、従来のビデオディスク再生装置にスーパイン
ポーズ機能を付加する場合の概略構成を示すブロック図
である。第３図、第４図は、非同期系のディスク再生信号を同期
系に切換える場合の量子化誤差を示す図で、第３図はジ
ッタが吸収される状態を示し、第４図はジッタが拡大さ
れる場合を示す。第５図は、ジッタが第４図の拡大作用により画面上で拡
大された状態を示す図である。第６図は、ディスク偏心によるジッタが第４図の拡大作
用により画面上で拡大された状態を示す図である。第７図は、この発明が適用されるディスク再生装置の全
体構成例を示すブロック図である。第８図、第９図は、第１図の実施例における丸め動作を
示す図で、第８図はウインド幅が３クロック分の場合、
第９図はウインド幅が５クロック分の場合である。第１０図はウインドの修正動作の一例を示す図である。第１１図は、第１図の実施例で採用しているこの発明に
基づくウインド修正動作の一例を示す図である。第１２図は、第１図の実施例による外部水平同期信号Ｅ
ＸＨＳＹの検出タイミングの制限動作を示す図である。第１３図は、外部水平同期信号ＥＸＨＳＹの作成回路の
一例を示すブロック図である。１８……レジスタ（時間軸量子化手段）、７２……同期
分離回路（非同期系同期信号分離手段）、８６……ＨＧ
Ｎカウンタ（カウンタ）、９２……シフトレジスタ（ウ
インド生成手段）、９０，９４，９６，９８，１０４，
１０６，１０８，１１０，１１２，１１４，１１６，１
１８……非同期系同期信号タイミング検出手段およびリ
セット制御手段、ＥＸＨＳＹ……時間軸上で量子化され
た非同期系水平同期信号、ＭＣＫ……マスタクロック
（基準クロック）、φ_１，φ_２……クロック。

Claims

【特許請求の範囲】

【請求項１】ジッタを有する信号に含まれる非同期系同
期信号を分離する非同期系同期信号分離手段と、この分離された非同期系同期信号をクロックを用いて時
間軸上で量子化する時間軸量子化手段と、前記クロックに同期した基準クロックをカウントしてそ
の特定のカウント値のタイミングを同期系同期信号のタ
イミングの情報として生成するカウンタと、前記同期系同期信号のタイミングを含む前記カウント値
の所定の期間をウインドとして生成するウインド生成手
段と、前記時間軸上で量子化された非同期系同期信号が、前記
ウインド内、当該ウインドの１カウント前または後のい
ずれのタイミングで検出されるかを検出する非同期系同
期信号タイミング検出手段と、前記時間軸上で量子化された非同期系同期信号が前記ウ
インド内に検出された時は前記同期系同期信号が正規の
周期で得られるように当該同期系同期信号のタイミング
に基づいて前記カウンタをリセット制御し、当該ウイン
ドの１カウント前または後のタイミングで検出された時
は前記ウインド内に検出された時よりも１カウント前ま
たは後のタイミングで前記カウンタをリセット制御する
リセット制御手段とを具備してなる同期回路。
【請求項２】ジッタを有する信号に含まれる非同期系同
期信号を分離する非同期系同期信号分離手段と、この分離された非同期系同期信号をクロックを用いて時
間軸上で量子化する時間軸量子化手段と、前記クロックに同期した基準クロックをカウントしてそ
の特定のカウント値のタイミングを同期系同期信号のタ
イミングの情報として生成するカウンタと、前記同期系同期信号のタイミングを含む前記カウント値
の所定の期間をウインドとして生成するウインド生成手
段と、前記時間軸上で量子化された非同期系同期信号が、前記
ウインド内、当該ウインドの１カウント前または後、当
該ウインドの２カウント以上前または後のいずれのタイ
ミングで検出されるかを検出する非同期系同期信号タイ
ミング検出手段と、前記時間軸上で量子化された非同期系同期信号が前記ウ
インド内に検出された時は前記同期系同期信号が正規の
周期で得られるように当該同期系同期信号のタイミング
に基づいて前記カウンタをリセット制御し、当該ウイン
ドの１カウント前または後のタイミングで検出された時
は前記ウインド内に検出された時よりも１カウント前ま
たは後のタイミングで前記カウンタをリセット制御し、
当該ウインドの２カウント以上前または後に検出された
時は当該量子化された非同期系同期信号のタイミングに
基づいて前記カウンタをリセット制御するリセット制御
手段とを具備してなる同期回路。