JPS6279686A - 半導体レ−ザおよびその製法 - Google Patents
半導体レ−ザおよびその製法Info
- Publication number
- JPS6279686A JPS6279686A JP21916285A JP21916285A JPS6279686A JP S6279686 A JPS6279686 A JP S6279686A JP 21916285 A JP21916285 A JP 21916285A JP 21916285 A JP21916285 A JP 21916285A JP S6279686 A JPS6279686 A JP S6279686A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- film
- region
- xal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、光集積回路を構成するのに好適な低しきい値
半導体レーザおよびその製法に関するものである。
半導体レーザおよびその製法に関するものである。
［開示の概要］
本発明は、半絶縁性ＧａＡｓ基板上に、Ｍｇドープｐ形
のＧａ ＋−、Ａ Ｑ ＸＡｓクラッド層（０，２≦Ｘ
≦１）、Ｍｇドープｐ形の活性層、ｎ形のＧａ１−ＸＡ
Ｑ 、Ａｓクラッド層、ｎ形の電極層およびＳｉ３Ｎ
４膜をこの順序に積層し、Ｓｉ３Ｎ、膜上にストライプ
状活性領域に対応するストライプ形状のレジスト層を形
成し、Ｓｉ３Ｎ４膜およびレジスト層をマスクとしてエ
ツチングを行い、ｎ形の電極層およびｎ形のＧａ １−
ＸＡ文−Ｓクラッド層の一部分にリッジストライプ構造
を形成し、Ｓｉ３Ｎ４膜およびレジスト層をマスクとし
てｎ形のＧａ１−、ＡＩＬ ＸＡｓクラッド層の露出表
面よりイオン注入を行って、ｎ形のＧａｔ−ｘＡ Ｉ
ＸＡｓクラッド層、ｐ形の活性層およびＭｇドープｐ形
のＧａ１−、ＡＭ ＸＡｓクラッド層をｐ形化し、その
ｐ形化された領域の露出表面およびリッジストライプ構
造をシリコン酸化膜により覆い、リッジストライプ構造
のレジスト膜のリフトオフによりｎ形電極層上のシリコ
ン酸化膜を除去し、Ｓｉ３Ｎ４膜およびシリコン酸化膜
を保護膜としてイーオン注入のなされた領域を活性化し
、シリコン酸化膜は残したまま、ｎ形の電極層上のＳｉ
３Ｎ４膜をエツチングにより除去してｎ形電極窓を形成
することにより、セルファライン技術を用いているので
、リッジストライプ構造および電流狭窄用ｐ影領域を容
易に形成でき、しかもそのリッジストライプの幅を狭く
することが可能であり、したがって、光の閉じ込めおよ
び電流の閉じ込めが有効に行われ、以て低しきい値のレ
ーザ特性を得ることができる技術を開示するものである
。
のＧａ ＋−、Ａ Ｑ ＸＡｓクラッド層（０，２≦Ｘ
≦１）、Ｍｇドープｐ形の活性層、ｎ形のＧａ１−ＸＡ
Ｑ 、Ａｓクラッド層、ｎ形の電極層およびＳｉ３Ｎ
４膜をこの順序に積層し、Ｓｉ３Ｎ、膜上にストライプ
状活性領域に対応するストライプ形状のレジスト層を形
成し、Ｓｉ３Ｎ４膜およびレジスト層をマスクとしてエ
ツチングを行い、ｎ形の電極層およびｎ形のＧａ １−
ＸＡ文−Ｓクラッド層の一部分にリッジストライプ構造
を形成し、Ｓｉ３Ｎ４膜およびレジスト層をマスクとし
てｎ形のＧａ１−、ＡＩＬ ＸＡｓクラッド層の露出表
面よりイオン注入を行って、ｎ形のＧａｔ−ｘＡ Ｉ
ＸＡｓクラッド層、ｐ形の活性層およびＭｇドープｐ形
のＧａ１−、ＡＭ ＸＡｓクラッド層をｐ形化し、その
ｐ形化された領域の露出表面およびリッジストライプ構
造をシリコン酸化膜により覆い、リッジストライプ構造
のレジスト膜のリフトオフによりｎ形電極層上のシリコ
ン酸化膜を除去し、Ｓｉ３Ｎ４膜およびシリコン酸化膜
を保護膜としてイーオン注入のなされた領域を活性化し
、シリコン酸化膜は残したまま、ｎ形の電極層上のＳｉ
３Ｎ４膜をエツチングにより除去してｎ形電極窓を形成
することにより、セルファライン技術を用いているので
、リッジストライプ構造および電流狭窄用ｐ影領域を容
易に形成でき、しかもそのリッジストライプの幅を狭く
することが可能であり、したがって、光の閉じ込めおよ
び電流の閉じ込めが有効に行われ、以て低しきい値のレ
ーザ特性を得ることができる技術を開示するものである
。
なお、この概要はあくまでも本発明の技術内容に迅速に
アクセスするためにのみ供されるものであって１本発明
の技術的範囲および権利解釈に対しては何の影響も及ぼ
さないものである６［従来の技術１ 半導体レーザでは、一般に、結晶基板としてｎまたはｐ
形の結晶基板が用いられている。しかしながら、光素子
と電子素子の集積化を図るためには、素子間の分離とい
う面から考えると、半絶縁性結晶基板を用いることが望
ましい。半絶縁性結晶基板を用いて、半導体レーザと電
子回路を集積化した例として、半絶縁性ＧａＡｓ結晶基
板上に形成したりッジストライプ構造のＧａＡｓ／Ｇａ
Ａ Ｉ Ａｓレーザが報告されている（Ｔ、５ａｎａｄ
ａ ｅｔ ａｌ、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ ４Ｂ、 ２２８（１９８５））。
アクセスするためにのみ供されるものであって１本発明
の技術的範囲および権利解釈に対しては何の影響も及ぼ
さないものである６［従来の技術１ 半導体レーザでは、一般に、結晶基板としてｎまたはｐ
形の結晶基板が用いられている。しかしながら、光素子
と電子素子の集積化を図るためには、素子間の分離とい
う面から考えると、半絶縁性結晶基板を用いることが望
ましい。半絶縁性結晶基板を用いて、半導体レーザと電
子回路を集積化した例として、半絶縁性ＧａＡｓ結晶基
板上に形成したりッジストライプ構造のＧａＡｓ／Ｇａ
Ａ Ｉ Ａｓレーザが報告されている（Ｔ、５ａｎａｄ
ａ ｅｔ ａｌ、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ ４Ｂ、 ２２８（１９８５））。
第３図は従来報告されている半導体レーザの例であり、
半絶縁性ＧａＡｓ基板１上にｎ”−ＧａＡｓ層２） ｎ
−ＧａＡ Ｉ Ａｓ層３ 、 ＧＲＩＮ−９Ｃ）１層４
、ｐ−ＧａＡ１ Ａｓ層５およびＰ”−ＧａＡｓ層６
を順次に積層させた後、斜めエツチングにより層２を露
出させ、さらにストライプ執にエツチングを行って、リ
ッジストライプ構造を形成する。その後、ｎ” −Ｇａ
Ａｓ層２およびｐ” −ＡＧａＡｓ層６に、それぞれ、
ｎ電極７およびｐ電極８を形成する。これら電極７と８
との間に順方向に電流を茨すと、この素子は半導体レー
ザとして発振する。
半絶縁性ＧａＡｓ基板１上にｎ”−ＧａＡｓ層２） ｎ
−ＧａＡ Ｉ Ａｓ層３ 、 ＧＲＩＮ−９Ｃ）１層４
、ｐ−ＧａＡ１ Ａｓ層５およびＰ”−ＧａＡｓ層６
を順次に積層させた後、斜めエツチングにより層２を露
出させ、さらにストライプ執にエツチングを行って、リ
ッジストライプ構造を形成する。その後、ｎ” −Ｇａ
Ａｓ層２およびｐ” −ＡＧａＡｓ層６に、それぞれ、
ｎ電極７およびｐ電極８を形成する。これら電極７と８
との間に順方向に電流を茨すと、この素子は半導体レー
ザとして発振する。
しかしながら、この場合には、ｎ電極７を形成するだめ
のプロセスが複雑であり、しかもストライプ状にｎ形電
極８を形成するためには、ｎ形電極７に比べて直列抵抗
が大きくなるのでストライプの幅を狭くできないという
問題点があった。
のプロセスが複雑であり、しかもストライプ状にｎ形電
極８を形成するためには、ｎ形電極７に比べて直列抵抗
が大きくなるのでストライプの幅を狭くできないという
問題点があった。
［発明が解決しようとする問題点１
そこで、本発明の目的は、集積化の容易な半絶縁性Ｇａ
Ａｓ結晶基板上に、幅の狭いリッジストライプ構造を有
し、しかもレーザ駆動電流の狭窄を適切に行うことがで
きるように構成した低しきい値の半導体レーザを提供す
ることにある。
Ａｓ結晶基板上に、幅の狭いリッジストライプ構造を有
し、しかもレーザ駆動電流の狭窄を適切に行うことがで
きるように構成した低しきい値の半導体レーザを提供す
ることにある。
本発明の他の目的は、セルファライン技術を適切に用い
て、狭幅のリッジストライプ構造および電流狭窄ｐ影領
域を容易に形成することのできる半導体レーザの製法を
提供することにある。
て、狭幅のリッジストライプ構造および電流狭窄ｐ影領
域を容易に形成することのできる半導体レーザの製法を
提供することにある。
［問題点を解決するための手段１
このような目的を達成するために、本発明では、半絶縁
性ＧａＡｓ結晶基板上に、狭いストライプ状領域とｐ形
化領域をセルファラインに配置する。
性ＧａＡｓ結晶基板上に、狭いストライプ状領域とｐ形
化領域をセルファラインに配置する。
すなわち、本発明半導体レーザは、半絶縁性ＧａＡｓ基
板上に、８ｇドープｎ形のＧａｔ−、Ａ ｌ 、Ａｓク
ラッドＦＢ （０，２≦Ｘ≦１）、 ８ｇドープｎ形の
活性層およびｎ形のＧ ａ １− ＫＡ文文人Ａ３２９
７１層積層体を配置し、ストライブ状領域を除いた領域
に８ｇドープｎ形のＧａｔ−、Ａ文、Ａｓクラッド層に
達する深さまでイオン注入を行いｎ形化領域を形成し、
ストライブ状領域に対応してｎ形のＧａｔ−ＸＡ４Ｑ
ＸＡｓクランド層をｐ形化領域よりも上方に突出させ、
その突出表面上に活性領域に対応してｎ形の電極層を配
置してリッジストライプ構造を形成し、ｎ形のＧａｘ−
、ＡＭ 、Ａｓ−クランド層のうちｐ形化領域の表面を
覆うと共にリンシストライプ構造の側面を包囲して絶縁
層を配置し、ｎ形の電極層の表面および活性層のうちｎ
形化された領域の表面に、それぞれ、電極を配置したこ
とを特徴とするものである。
板上に、８ｇドープｎ形のＧａｔ−、Ａ ｌ 、Ａｓク
ラッドＦＢ （０，２≦Ｘ≦１）、 ８ｇドープｎ形の
活性層およびｎ形のＧ ａ １− ＫＡ文文人Ａ３２９
７１層積層体を配置し、ストライブ状領域を除いた領域
に８ｇドープｎ形のＧａｔ−、Ａ文、Ａｓクラッド層に
達する深さまでイオン注入を行いｎ形化領域を形成し、
ストライブ状領域に対応してｎ形のＧａｔ−ＸＡ４Ｑ
ＸＡｓクランド層をｐ形化領域よりも上方に突出させ、
その突出表面上に活性領域に対応してｎ形の電極層を配
置してリッジストライプ構造を形成し、ｎ形のＧａｘ−
、ＡＭ 、Ａｓ−クランド層のうちｐ形化領域の表面を
覆うと共にリンシストライプ構造の側面を包囲して絶縁
層を配置し、ｎ形の電極層の表面および活性層のうちｎ
形化された領域の表面に、それぞれ、電極を配置したこ
とを特徴とするものである。
本発明半導体レーザの製法は、半絶縁性ＧａＡｓ基板上
に、８ｇドープｎ形のＧ ａ ｌ−、Ａ ｌ ｘＡ ｓ
クラッド層（０，２＜Ｘ＜ １）、８ｇドープｎ形の活
性層、ｎ形のＧａ＋□Ａ文ＸＡＳクラッド層、ｎ形の電
極層およびＳｉ Ｎ４膜をこの順序に積層し、Ｓｉ Ｎ
ａ Ｉｔ＠上にストライプ状活性領域に対応するストラ
イプ形状のレジスト層を形成し、 Ｓｉ３Ｎ４膜および
レジスト層をマスクとしてエツチングを行い、ｎ形の電
極層およびｎ形のＧａｔ−、Ａｉ 、Ａｓクラッドの一
部分にりンジストライプ構造を形成し、Ｓｉ３Ｎ４膜お
よびレジスト層をマスクとしてｎ形のＧａｐ−、ＡＭ。
に、８ｇドープｎ形のＧ ａ ｌ−、Ａ ｌ ｘＡ ｓ
クラッド層（０，２＜Ｘ＜ １）、８ｇドープｎ形の活
性層、ｎ形のＧａ＋□Ａ文ＸＡＳクラッド層、ｎ形の電
極層およびＳｉ Ｎ４膜をこの順序に積層し、Ｓｉ Ｎ
ａ Ｉｔ＠上にストライプ状活性領域に対応するストラ
イプ形状のレジスト層を形成し、 Ｓｉ３Ｎ４膜および
レジスト層をマスクとしてエツチングを行い、ｎ形の電
極層およびｎ形のＧａｔ−、Ａｉ 、Ａｓクラッドの一
部分にりンジストライプ構造を形成し、Ｓｉ３Ｎ４膜お
よびレジスト層をマスクとしてｎ形のＧａｐ−、ＡＭ。
Ａｓクラッド層の露出表面よりイオン注入を行って、ｎ
形のＧａ１−、Ａｆｌ、ｉＡｓ クラッド層、ｎ形の
活性層および８ｇドープｎ形のＧａＡｕＡｓクラッド層
をｎ形化し、そのｐ形−Ｘ ｘ 化された領域の露出表面およびリッジストライプ構造を
シリコン醇化膜によりｍい、リッジストライプ構造のレ
ジスト膜のリフトオフによりｎ形電極層上のシリコン酸
化膜を除去し。
形のＧａ１−、Ａｆｌ、ｉＡｓ クラッド層、ｎ形の
活性層および８ｇドープｎ形のＧａＡｕＡｓクラッド層
をｎ形化し、そのｐ形−Ｘ ｘ 化された領域の露出表面およびリッジストライプ構造を
シリコン醇化膜によりｍい、リッジストライプ構造のレ
ジスト膜のリフトオフによりｎ形電極層上のシリコン酸
化膜を除去し。
Ｓｉ３Ｎ４膜およびシリコン酸化膜を保護膜としてイオ
ン注入のなされた領域を活性化し、シリコン酸化膜は残
したまま、ｎ形の電極層とのＳｉ３Ｎ４膜をエツチング
により除去してｎ形電極窓を形成することを特徴とする
。
ン注入のなされた領域を活性化し、シリコン酸化膜は残
したまま、ｎ形の電極層とのＳｉ３Ｎ４膜をエツチング
により除去してｎ形電極窓を形成することを特徴とする
。
［作用コ
本発明によれば、セルファライン技術を用いているので
、リッジストライプ構造および電流狭窄用ｐ影領域を容
易に形成でき、しかもそのりッジストライプの幅を狭く
することが可能であり、したがって、光の閉じ込めおよ
び電流の閉じ込めが有効に行われ、以て低しきい値のレ
ーザ特性を得ることができる。しかもまた、半絶縁性Ｇ
ａＡｓ基板を用いているので、素子間の分離を容易に行
うことができ、したがって、集積化が容易であるという
利点もある。
、リッジストライプ構造および電流狭窄用ｐ影領域を容
易に形成でき、しかもそのりッジストライプの幅を狭く
することが可能であり、したがって、光の閉じ込めおよ
び電流の閉じ込めが有効に行われ、以て低しきい値のレ
ーザ特性を得ることができる。しかもまた、半絶縁性Ｇ
ａＡｓ基板を用いているので、素子間の分離を容易に行
うことができ、したがって、集積化が容易であるという
利点もある。
［実施例］
以下に図面を参照して、本発明の詳細な説明する。
第１図は本発明による半導体レーザの一実施例を示し、
ここで、１１は半絶縁性ＧａＡｓ結晶基板、１２はＭｇ
ドープｐ形Ｇａ１−ＸＡ交ニーＳクラッド層（０，２≦
Ｘ≦１）、＋３はストライプ状の活性領域１３′ をｂ
つバｇドープｐ形ＧａＡｓ活性層である。１４はｎ形Ｇ
ａ １− 、 Ａ ｌ ｘＡ ｓクラアト層、１５はｎ
形ＧａＡｓ電極層であり、これら両層１４および１５は
リッジ・ストライプ構造をとる。１６はＢｅイオン注入
によるｐ形化領域であり、 クラッド層１４の周囲に配
置する。１７はｐ形化領域１６の上面および層１４およ
び罠の周囲に配置したＳ ｉ０７膜、１８は電極層１５
および５ｉ０２膜１７を覆って配置されたｎ形電極、１
８はｐ−ＧａＡｓ層１３のうちＢｅイオンによりｐ形化
された部分の表面に配置したｐ形電極である。
ここで、１１は半絶縁性ＧａＡｓ結晶基板、１２はＭｇ
ドープｐ形Ｇａ１−ＸＡ交ニーＳクラッド層（０，２≦
Ｘ≦１）、＋３はストライプ状の活性領域１３′ をｂ
つバｇドープｐ形ＧａＡｓ活性層である。１４はｎ形Ｇ
ａ １− 、 Ａ ｌ ｘＡ ｓクラアト層、１５はｎ
形ＧａＡｓ電極層であり、これら両層１４および１５は
リッジ・ストライプ構造をとる。１６はＢｅイオン注入
によるｐ形化領域であり、 クラッド層１４の周囲に配
置する。１７はｐ形化領域１６の上面および層１４およ
び罠の周囲に配置したＳ ｉ０７膜、１８は電極層１５
および５ｉ０２膜１７を覆って配置されたｎ形電極、１
８はｐ−ＧａＡｓ層１３のうちＢｅイオンによりｐ形化
された部分の表面に配置したｐ形電極である。
この構造を得るには、例えば有機金属気相成長（ＭＯＶ
ＰＥ）法を用いて、まず半絶縁性ＧａＡｓ基板ｌｌ上番
こ阿ｇドープｐ形Ｇ ａ １、Ａ Ｑ Ｘ Ａ ｓ層１
２）Ｍｇドープｐ形ＧａＡｓＨ￥４１３．ｎ形Ｃａ、−
、ＡＭ 、Ａｓｓ層４およびｎ形ＧａＡｓ′・、“り・
１５を順次に成長させる。
ＰＥ）法を用いて、まず半絶縁性ＧａＡｓ基板ｌｌ上番
こ阿ｇドープｐ形Ｇ ａ １、Ａ Ｑ Ｘ Ａ ｓ層１
２）Ｍｇドープｐ形ＧａＡｓＨ￥４１３．ｎ形Ｃａ、−
、ＡＭ 、Ａｓｓ層４およびｎ形ＧａＡｓ′・、“り・
１５を順次に成長させる。
その後のセルファライン工程の概略を第２図（Ａ）〜（
Ｅ）に示す。まず、第２図（Ａ）に示すように、プラズ
マＣＶＤ法などによりＳｉ３Ｎ、膜２６を層１５上に形
成し、このＳｉ３Ｎ、膜２６上にホλトレジストを塗布
した後に、ホトリソグラフィによって、ストライプ形状
の活性領域１３′ に対応するパターンでｎ形電極領域
のレジスト層２７を残す。
Ｅ）に示す。まず、第２図（Ａ）に示すように、プラズ
マＣＶＤ法などによりＳｉ３Ｎ、膜２６を層１５上に形
成し、このＳｉ３Ｎ、膜２６上にホλトレジストを塗布
した後に、ホトリソグラフィによって、ストライプ形状
の活性領域１３′ に対応するパターンでｎ形電極領域
のレジスト層２７を残す。
次に、第２図（Ｂ）に示すように、ＣＦ、によるドライ
エ、チ等でレジストをマスクにしてｎ形電極領域以外の
領域のＳｉ３Ｎ４膜２６をエッチングにより除去する。
エ、チ等でレジストをマスクにしてｎ形電極領域以外の
領域のＳｉ３Ｎ４膜２６をエッチングにより除去する。
さらに、第２図（Ｃ）に示すように、塩素系を行って層
２７，２ｆ（，１５，１４にわたるリッジストライプ構
造を形成する。
２７，２ｆ（，１５，１４にわたるリッジストライプ構
造を形成する。
ついで、第２図（Ｄ）に示すように、レジスト膜２７お
よびＳｉ３Ｎ４膜２６をマスクとして、図中にハツチン
グを付して示す領域にＢｅイオン注入を行って、Ｐ形化
領域１６を形成する。
よびＳｉ３Ｎ４膜２６をマスクとして、図中にハツチン
グを付して示す領域にＢｅイオン注入を行って、Ｐ形化
領域１６を形成する。
その後、 Ｓｉ３Ｎ４膜２６およびその上のレジスト層
２７を残したまま、これら層２８および２７の上に８１
０２膜１７をスパッタ法などにより積層し、ついでアセ
トン中で超音波処理を行い、レジスト層２７を溶かし、
リフトオフ沃により、ｎ形電極領域の５１０２膜１７を
除去する。
２７を残したまま、これら層２８および２７の上に８１
０２膜１７をスパッタ法などにより積層し、ついでアセ
トン中で超音波処理を行い、レジスト層２７を溶かし、
リフトオフ沃により、ｎ形電極領域の５１０２膜１７を
除去する。
この状態では、第２図（Ｅ）に示すように、１−：つ１
６，１４および１５の表面は５ｉ０２膜１７あるいは５
１３Ｎ４膜２６により覆われており、これら膜１７およ
ｊ２６を保護膜として７００°Ｃにおいて３０分の熱・
処理を行い、第２図（Ｄ）にハツチングを付して示すイ
オン注入領域を活性化する。
６，１４および１５の表面は５ｉ０２膜１７あるいは５
１３Ｎ４膜２６により覆われており、これら膜１７およ
ｊ２６を保護膜として７００°Ｃにおいて３０分の熱・
処理を行い、第２図（Ｄ）にハツチングを付して示すイ
オン注入領域を活性化する。
次に１反応性イオンエッチングによりＳｉ、Ｎ４膜２６
と５１０２膜１７とのエッチング速度の差異を利用して
、 ５ｉ０２膜１７を残したまま、ｎ形電極領域上のＳ
ｉ３Ｎ、膜２６を除去してｎ形電極１８を形成する。
と５１０２膜１７とのエッチング速度の差異を利用して
、 ５ｉ０２膜１７を残したまま、ｎ形電極領域上のＳ
ｉ３Ｎ、膜２６を除去してｎ形電極１８を形成する。
ｐ彫型８！１９は、エッチングによりｐ形化領域ｌｃ上
の８１０２膜を除去して、このｐ形化領域１６を露出さ
せた後に形成する。
の８１０２膜を除去して、このｐ形化領域１６を露出さ
せた後に形成する。
このように、本発明においては、リンシスｌライプ領域
＋４．１５ 、電流狭窄のだめのｐ形化領域１６および
ｎ形電極１８をセルファライン技術により形成するので
、微細なストライプ構造を容易に実現でき、以てレーザ
の低しきい値化が可能である。
＋４．１５ 、電流狭窄のだめのｐ形化領域１６および
ｎ形電極１８をセルファライン技術により形成するので
、微細なストライプ構造を容易に実現でき、以てレーザ
の低しきい値化が可能である。
しかもまた、活性層として、 Ｍｇドープｐ形ＧａＡｓ
層１３を用いるときには、本発明者らの研究によれば、
Ｂｅイオン注入層の活性化の際に、Ｍｇの拡散係数が
小さいために拡散しにくく、したがって、ρ−ｎ接合の
位置が熱処理によって変化しないことか確認された。
層１３を用いるときには、本発明者らの研究によれば、
Ｂｅイオン注入層の活性化の際に、Ｍｇの拡散係数が
小さいために拡散しにくく、したがって、ρ−ｎ接合の
位置が熱処理によって変化しないことか確認された。
このようにして作製した本発明半導体レーザにおいては
、レーザの活性層となるｐ形ＧａＡｓ層１３においては
、その上方にリッジストライプを有する部分では、有し
ない部分に比べて等価的に屈折率が高くなっており、水
平方向における光の閉じこめが有効に行われる。また、
ｐ形化領域１６かセルファラインに配置されているため
、レーザ駆動電流の狭窄が有効に行われる。さらに、ｐ
形電極１８を広い面積にわたって配置することか可能で
あり、その直列抵抗値を小さくできる。
、レーザの活性層となるｐ形ＧａＡｓ層１３においては
、その上方にリッジストライプを有する部分では、有し
ない部分に比べて等価的に屈折率が高くなっており、水
平方向における光の閉じこめが有効に行われる。また、
ｐ形化領域１６かセルファラインに配置されているため
、レーザ駆動電流の狭窄が有効に行われる。さらに、ｐ
形電極１８を広い面積にわたって配置することか可能で
あり、その直列抵抗値を小さくできる。
なお、以上の実施例において、ＭｇドープＰ形活性層１
３は１ＭｇドープＰ形のＧ ａ ＋ −、Ａ Ｉ ＸＡ
ｓ層（０≦ｙ ＜ ｘ ） 、Ｇ ａ １−ｙ Ａ
Ｑ ｙ Ａ ｓ （０≦ｙく１）よりなる多重狼子用
戸（ＭＱＷ； ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅ！
ｌ ）構造、あるいはＧａ Ａ立 Ａｓ（０≦ｙく１
）よりな１−Ｙ Ｙ るいわゆるＧＲＩＮ−３ＣＨ（ｇｒａｄｅｄ １ｎｄｅ
ｘ ｓｅｐａｒａｔｅｃｏｎｆｉｎｅｍｅｎｔ ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とすることもできる
。
３は１ＭｇドープＰ形のＧ ａ ＋ −、Ａ Ｉ ＸＡ
ｓ層（０≦ｙ ＜ ｘ ） 、Ｇ ａ １−ｙ Ａ
Ｑ ｙ Ａ ｓ （０≦ｙく１）よりなる多重狼子用
戸（ＭＱＷ； ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅ！
ｌ ）構造、あるいはＧａ Ａ立 Ａｓ（０≦ｙく１
）よりな１−Ｙ Ｙ るいわゆるＧＲＩＮ−３ＣＨ（ｇｒａｄｅｄ １ｎｄｅ
ｘ ｓｅｐａｒａｔｅｃｏｎｆｉｎｅｍｅｎｔ ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とすることもできる
。
さらにまた、ＧａＡｓ基板１１と ＧａＡ交Ａｓクラッ
ド層１２との間に、ＧａＡｓ層を介挿した構造としても
よい。このような構造としても、本発明半導体レーザの
デバイスの動作上、木質的に何ら変りのないことは言う
までもない。
ド層１２との間に、ＧａＡｓ層を介挿した構造としても
よい。このような構造としても、本発明半導体レーザの
デバイスの動作上、木質的に何ら変りのないことは言う
までもない。
［発明の効果］
以上説明したように、本発明によれば、セルファライン
技術を用いているので、リッジストライプ構造および電
流狭窄用ｐ影領域を容易に形成でき、しかもそのリッジ
ストライプの幅を狭くすることが可能であり、したがっ
て、光の閉じ込めおよび電流の閉じ込めか有効に行われ
、以て低しきい値のレーザ特性を得ることができる。し
かもまた、半絶縁性ＧａＡｓ基板を用いているので、素
子間の分離を容易に行うことができ、したかって、集積
化か容易であるという利点もある。
技術を用いているので、リッジストライプ構造および電
流狭窄用ｐ影領域を容易に形成でき、しかもそのリッジ
ストライプの幅を狭くすることが可能であり、したがっ
て、光の閉じ込めおよび電流の閉じ込めか有効に行われ
、以て低しきい値のレーザ特性を得ることができる。し
かもまた、半絶縁性ＧａＡｓ基板を用いているので、素
子間の分離を容易に行うことができ、したかって、集積
化か容易であるという利点もある。
第１図は本発明の一実施例を示す断面図、第２図（Ａ）
〜（Ｅ）は本発明によるセルファライン工程の概略を順
次に示す断面図、 第３図は従来の半絶縁性基板上に製作された半導体レー
ザの一例を示す断面図である。 ｌ・・・半絶縁性ＧａＡｓ基板、 ２−・・ｎ−ＧａＡｓ層、 ３ ・−・ｎ −ＧａＡ Ｉ Ａｓ層、４・・・ＧＲＩ
Ｎ−ＳＣＨ層、 ５ ・・・ｐ −ＧａＡ Ｉ Ａｓ層、６・・・ｐ−Ｇ
ａＡｓ層、 ７・・・ｎ形電極、 ８・・・ｐ形電極、 １１・・・半絶縁性ＧａＡｓ基板、 １２− ｐ−ＧａＡ ｎ Ａｓ層、 １３−・・ｐ−ＧａＡｓ層、 １６・・・ｐ形化領域、 １７・・・酸化膜、 １８・・・ｎ形電極、 １９・・・ｐ形電極、 ２６・・・Ｓｉ３Ｎ４Ｍ、 ２７・・・レジスト膜。 特許出願人 日本電信電話株式会社代 理 人
弁理士 谷 義 −木登日月の宴し
方を、イ列の正ｉ面図 第１図 （Ｃ） 水発ａ月匁む５夫の一刻方醸Ｉｊの１穫を示す断面に第
２図 抜Ｊぐイ列 のａ−面間 第３図
〜（Ｅ）は本発明によるセルファライン工程の概略を順
次に示す断面図、 第３図は従来の半絶縁性基板上に製作された半導体レー
ザの一例を示す断面図である。 ｌ・・・半絶縁性ＧａＡｓ基板、 ２−・・ｎ−ＧａＡｓ層、 ３ ・−・ｎ −ＧａＡ Ｉ Ａｓ層、４・・・ＧＲＩ
Ｎ−ＳＣＨ層、 ５ ・・・ｐ −ＧａＡ Ｉ Ａｓ層、６・・・ｐ−Ｇ
ａＡｓ層、 ７・・・ｎ形電極、 ８・・・ｐ形電極、 １１・・・半絶縁性ＧａＡｓ基板、 １２− ｐ−ＧａＡ ｎ Ａｓ層、 １３−・・ｐ−ＧａＡｓ層、 １６・・・ｐ形化領域、 １７・・・酸化膜、 １８・・・ｎ形電極、 １９・・・ｐ形電極、 ２６・・・Ｓｉ３Ｎ４Ｍ、 ２７・・・レジスト膜。 特許出願人 日本電信電話株式会社代 理 人
弁理士 谷 義 −木登日月の宴し
方を、イ列の正ｉ面図 第１図 （Ｃ） 水発ａ月匁む５夫の一刻方醸Ｉｊの１穫を示す断面に第
２図 抜Ｊぐイ列 のａ−面間 第３図
Claims (1)
- 【特許請求の範囲】 １）半絶縁性ＧａＡｓ基板上に、Ｍｇドープｐ形のＧａ
＿１＿−＿ｘＡｌ＿ｘＡｓクラッド層（０．２≦ｘ≦１
）、Ｍｇドープｐ形の活性層およびｎ形のＧａ＿１＿−
＿ｘＡｌ＿ｘＡｓクラッド層の積層体を配置し、ストラ
イプ状領域を除いた領域に前記Ｍｇドープｐ形のＧａ＿
１＿−＿ｘＡｌ＿ｘＡｓクラッド層に達する深さまでイ
オン注入を行いｐ形化領域を形成し、前記ストライプ状
領域に対応して前記ｎ形のＧａ＿１＿−＿ｘＡｌ＿ｘＡ
ｓクラッド層を前記ｐ形化領域よりも上方に突出させ、
その突出表面上に前記活性領域に対応してｎ形の電極層
を配置してリッジストライプ構造を形成し、前記ｎ形の
Ｇａ＿１＿−＿ｘＡｌ＿ｘＡｓクラッド層のうちｐ形化
領域の表面を覆うと共に前記リッジストライプ構造の側
面を包囲して絶縁層を配置し、前記ｎ形の電極層の表面
および前記活性層のうちｐ形化された領域の表面に、そ
れぞれ、電極を配置したことを特徴とする半導体レーザ
。 ２）特許請求の範囲第１項記載の半導体レーザにおいて
、前記活性層は、ＧａＡｓ活性層、Ｇａ＿１＿−＿ｙＡ
ｌ＿ｘＡｓ活性層（０≦ｙ≦ｘ）、Ｇａ＿１＿−＿ｙＡ
ｌ＿ｙＡｓ（０≦ｙ≦１）よりなるＭＱＷ構造あるいは
Ｇａ＿１＿−＿ｙＡｌ＿ｙＡｓ（０≦ｙ≦１）よりなる
ＧＲＩＮ−ＳＣＨ構造であることを特徴とする半導体レ
ーザ。 ３）半絶縁性ＧａＡｓ基板上に、Ｍｇドープｐ形のＧａ
＿１＿−＿ｘＡｌ＿ｘＡｓクラッド層（０．２≦ｘ≦１
）、Ｍｇドープｐ形の活性層、ｎ形のＧａ＿１＿−＿ｘ
Ａｌ＿ｘＡｓクラッド層、ｎ形の電極層およびＳｉ＿３
Ｎ＿４膜をこの順序に積層し、前記Ｓｉ＿３Ｎ＿４膜上
にストライプ状活性領域に対応するストライプ形状のレ
ジスト層を形成し、前記Ｓｉ＿３Ｎ＿４膜および前記レ
ジスト層をマスクとしてエッチングを行い、前記ｎ形の
電極層および前記ｎ形のＧａ＿１＿−＿ｘＡｌ＿ｘＡｓ
クラッド層の一部分にリッジストライプ構造を形成し、 前記Ｓｉ＿３Ｎ＿４膜およびレジスト層をマスクとして
前記ｎ形のＧａ＿１＿−＿ｘＡｌ＿ｘＡｓクラッド層の
露出表面よりイオン注入を行って、前記ｎ形のＧａ＿１
＿−＿ｘＡｌ＿ｘＡｓクラッド層、前記ｐ形の活性層お
よび前記Ｍｇドープｐ形のＧａ＿１＿−＿ｘＡｌ＿ｘＡ
ｓクラッド層をｐ形化し、そのｐ形化された領域の露出
表面および前記リッジストライプ構造をシリコン酸化膜
により覆い、 前記リッジストライプ構造の前記レジスト膜のリフトオ
フにより前記ｎ形電極層上のシリコン酸化膜を除去し、 前記Ｓｉ＿３Ｎ＿４膜およびシリコン酸化膜を保護膜と
して前記イオン注入のなされた領域を活性化し、 前記シリコン酸化膜は残したまま、前記ｎ形の電極層上
のＳｉ＿３Ｎ＿４膜をエッチングにより除去してｎ形電
極窓を形成することを特徴とする半導体レーザの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21916285A JPS6279686A (ja) | 1985-10-03 | 1985-10-03 | 半導体レ−ザおよびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21916285A JPS6279686A (ja) | 1985-10-03 | 1985-10-03 | 半導体レ−ザおよびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6279686A true JPS6279686A (ja) | 1987-04-13 |
Family
ID=16731171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21916285A Pending JPS6279686A (ja) | 1985-10-03 | 1985-10-03 | 半導体レ−ザおよびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6279686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169094A (ja) * | 1987-01-06 | 1988-07-13 | Sharp Corp | 半導体レ−ザ |
| JPS63263787A (ja) * | 1987-04-22 | 1988-10-31 | Mitsubishi Electric Corp | 半導体レ−ザ |
| US5781577A (en) * | 1995-03-02 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
-
1985
- 1985-10-03 JP JP21916285A patent/JPS6279686A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169094A (ja) * | 1987-01-06 | 1988-07-13 | Sharp Corp | 半導体レ−ザ |
| JPS63263787A (ja) * | 1987-04-22 | 1988-10-31 | Mitsubishi Electric Corp | 半導体レ−ザ |
| JPH0831652B2 (ja) * | 1987-04-22 | 1996-03-27 | 三菱電機株式会社 | 半導体レ−ザ |
| US5781577A (en) * | 1995-03-02 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242963B2 (ja) | レーザダイオード・導波路モノリシック集積デバイス | |
| JP2686764B2 (ja) | 光半導体素子の製造方法 | |
| US6526081B2 (en) | Surface emitting semiconductor laser and method of fabricating the same | |
| TWI244248B (en) | Semiconductor laser element | |
| JPS6351557B2 (ja) | ||
| US6654396B1 (en) | Semiconductor laser device and method for fabricating thereof | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH088486A (ja) | 選択的成長を用いてパターンド・ミラーｖｃｓｅｌを製造する方法 | |
| JPS6279686A (ja) | 半導体レ−ザおよびその製法 | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JPH09205250A (ja) | 横方向電流注入型面発光半導体レーザ装置およびその製造方法 | |
| JP4433672B2 (ja) | 半導体光素子の製造方法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JP2002076515A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH11112086A (ja) | 埋め込み型面発光レーザ及びその作製方法 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JP2956668B2 (ja) | 半導体レーザ | |
| JPH05160506A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS5885583A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH023314B2 (ja) |