JPS6278670A - 計算機システムの自動立上げ方式 - Google Patents

計算機システムの自動立上げ方式

Info

Publication number
JPS6278670A
JPS6278670A JP21890085A JP21890085A JPS6278670A JP S6278670 A JPS6278670 A JP S6278670A JP 21890085 A JP21890085 A JP 21890085A JP 21890085 A JP21890085 A JP 21890085A JP S6278670 A JPS6278670 A JP S6278670A
Authority
JP
Japan
Prior art keywords
ipl
cpu
computer
computers
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21890085A
Other languages
English (en)
Inventor
Jiro Urabe
ト部 二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21890085A priority Critical patent/JPS6278670A/ja
Publication of JPS6278670A publication Critical patent/JPS6278670A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数の計算機で構成されるシステムの自動立
上げ方式に関する。
〔発明の背景〕
計算機システムの自動立上げ方式の従来技術としては、
例えば特開昭59−53919が挙げられる。これによ
ると、タイマにより1日車位あるいは1週間単位で電源
の投入、切断を自動的かつ無人で行うことを実現してい
る。しかし、複数の計算機でデバイスを共用する場合、
各計算機を同時に立ち上げると、デバイスに対し複数の
計算機がアクセスしようとしてデバイスの競合が起こる
。。
このデバイスを用いたIPL(イニシャルプログラムロ
ード)の途中で計算機が障害となった時、該計算機がデ
バイスに対しコマンド実行中であれば、このデバイスは
保留状態になったまへとなり、他の正常な計算機が、こ
のデバイスを使用できなくなる。従ってIPLが完了し
なくなり、長時間システムが立ち上がらなくなる。これ
を第4図により説明する。
第4図は計算機CPU(1)20、CPU(2)30及
びCPU(3)40と各CPUで共用されるデバイスC
E(1)50及びCE(2)60がら成り立っている。
なお、各デバイスにはファイル70゜80が接続されて
いる。このシステムを同時に立ち上げると、CPtJ(
1,)20とCPU(2)30との間で、CE(1,)
50に対しデバイスの競合が起こる。従って、まずCP
TJ(1)20がTPT、を開始すると、CPU(2)
30は待されることになる。
一方、CPU(3)40についても各デバイスのチェッ
クを行う時には、デバイスGE(1)50で競合が起こ
る。また、この時、CP T、J (1) 20に障害
が起こったとすると、cE(1)50は保留状態になっ
てしまい、他のCP TJがアクセスできなくなり、結
局、正常なCI) TJでもI P Lを完了させるこ
とができなくなる。
このような点について、従来の自動立−1−げ方式では
何ら検討がなされていない。無人システムでなくても既
に電源が投入されている複数の計算機システムにおいて
も同様の問題があり、正常な計算機が全て必ず立ち上が
るという保証がなされていない。
〔発明の目的〕
本発明の目的は、複数の計算機が共通のデバイスにより
IPLを実行して立ち上げを行う場合、正常な計算機は
全て必ず立ち」二げるごとを保証する′ことにある。
〔発明の概要〕
本発明は複数の計算機と監視装置を具備し、監視装置に
時計機構と時間監視機構及びI P L指示機構を設け
、時計機構により複数の計算機のIPLと逐次実行させ
ることによりデバイスの競合を避ける共に、UPI、の
途中で計算機が障害となった場合は時間監視装置により
タイムアウトを検出し、該当計算機に対してIPL指示
機構からリセット指示を行い、他の計算機のIPLを続
行させる。これにより、計算機が正常な場合はもちろん
、障害となっても残りの正常な計算機は全て必ず立ち」
二げることかできる。
〔発明の実施例〕
以下、本発明の一実施例について図面により詳細に説明
する。
第1図は本発明による計算機システムの概略構成を示す
。第1図において、10は監視装置、2−3= 〇と30と40は計算機CP U (1,) 、 CP
 U (2)及びCPU(3)である。各CP TJは
、第4図に示すようにデバイスCE(1)50及びCE
(2)60を共有しているが、第1図では省略しである
第1図の計算機システムにおけるr p r、の開始指
示と完了報告の手順を第2図に示す。まず、監視装置1
0からCP U (1) 20に対しI P L指令、
信号gAが出力され、CPIJ(1)20はTPI、を
開始する。この後、T P Lが終了すると、CP t
J(1)20から監視装置10へT P L完了報告信
号hAが出される。次に監視装置10からCPU(2)
30に対し■PL指令信号gBが出力され、CPU(2
)30はT P T−、を開始する。この時、CPU(
2)30が障害となると、IPL応答信号hBは出力さ
れない6監視装置10はIPL応答信号hBの時間監視
をしており、そのタイムアウトを検出すると、CPU(
2)30に対しリセット信号fBを出し、つゾいてCP
U(3)40のTPT、開始を促す。従って、障害とな
ったCPTJ(2)30を除き、正常なCP U (1
,) 20及びCPU(3)40についてはTPT、を
完了することができる。
このように、複数の計算機を同時に立ち」二げる場合に
は、正常な計算機については全て必ず立ち上げることが
できる。また、計算機毎に立ち上げるため、デバイスの
競合による時間の浪費はない。
第3図に監視装置10の詳細図を示す。まず時計機構1
1はシーケンス回路13に対してIPL要求償号すを出
すと同時に、時間監視機構12に対してタイマスタート
信号aを出し、時間監視を開始する。シーケンス回路1
3はIPL要求信号すを受け取ると、まずI P T、
開始機構15Aに対しIPL指令要求償号eAを出力す
る。これによりI P T、開始機構15AからCPU
(1)20に対しIPL開始指示信号gAが出力され、
CPU(1)20はI P T、開始機構22Aにより
IPLを開始する。この後、IPLが完了すると、CP
 U(1)20はIPL終了機構23Aから監視装置1
0のI P T、終了機構16Aに対しIPL完了報告
信号hAを返す。I P L終了機構16AはIPL完
了報告信号hAを受け取ると、時間監視機構12のタイ
マをリセットするため、タイマリセット信号dAを出す
。同様の手順でCPU(2)30及びCPU(3)40
についてもrPT、を開始して完了させる。この時、例
えばCI) U (1) 20がT l)Lの途中で障
害となった場合は、I P T、終了機構16Aよりタ
イマリセット信号dAが出力されないため、時間監視機
構12によってタイムアウトが検出され、リセット機構
i−4Aに対してリセット要求信号cAが出される。リ
セット機構1.4 Aはリセット要求信号cAを受け取
ると、CP U 1のリセット受信機構21 Aに対し
リセット信号fAを出力する。この時、時間監視機[1
2の内容もリセットされる。そして、シーケンス回路1
3はIPL開始機構1.5 Bに対し指令要求信号eB
を出す。
〔発明の効果〕
本発明によれば、複数の計算機を同時に立ち−にげろ場
合、いずれかの計算機が障害となり、デバイスが保留状
態になっても、まずこの状態をリセットし、残りの計算
機を立ち」ユげるため、正常な計算機については全て必
ず立ち−にけることができる。また、計算機毎に逐次立
ち上げて行くために、デバイスの競合や、それの処理に
要する時間に゛ついては全く考慮する必要がない。
【図面の簡単な説明】
第1図の本発明の一実施例の概略構成図、第2図は本発
明による動作手順を示す図、第3図は監視装置の詳細図
、第4図は計算機システムのブロック図である。 10・・・監視装置、  11・・・時計機構、12・
・・時間監視機構、  13・・・シーケンス回路、1
4A、14B、14G・・・リセット機構、15A、1
5B、15G・・・IPL開始機構、1.6A、16B
、16G・・・IPL終了機構、21A、21B、21
C・・・リセット受信機構、22A、22B、22G・
・・IPL開始機構。 23A、238.23C・・・IPL終了報告機構。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)複数の計算機とこれら計算機で共有するデバイス
    とからなる計算機システムにおいて、前記計算機のIP
    Lを制御する監視装置を設け、該監視装置により1つの
    計算機に対してIPLの開始指示を行い、当該計算機か
    らIPL完了報告を受け取ると次の計算機に対してIP
    Lの開始指示を行う動作を繰り返し、且つ、当該計算機
    から所定時間以内にIPL完了報告が到来しないと、当
    該計算機に対してIPLリセットを指示して次の計算機
    に対するIPLの開始指示を実行することを特徴とする
    計算機システムの自動立上げ方式。
JP21890085A 1985-10-01 1985-10-01 計算機システムの自動立上げ方式 Pending JPS6278670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21890085A JPS6278670A (ja) 1985-10-01 1985-10-01 計算機システムの自動立上げ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21890085A JPS6278670A (ja) 1985-10-01 1985-10-01 計算機システムの自動立上げ方式

Publications (1)

Publication Number Publication Date
JPS6278670A true JPS6278670A (ja) 1987-04-10

Family

ID=16727070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21890085A Pending JPS6278670A (ja) 1985-10-01 1985-10-01 計算機システムの自動立上げ方式

Country Status (1)

Country Link
JP (1) JPS6278670A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190996A (ja) * 2000-12-20 2002-07-05 Sony Corp 電子機器及び電子機器の起動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190996A (ja) * 2000-12-20 2002-07-05 Sony Corp 電子機器及び電子機器の起動方法
JP4719974B2 (ja) * 2000-12-20 2011-07-06 ソニー株式会社 電子機器及び電子機器の起動方法

Similar Documents

Publication Publication Date Title
KR20030067712A (ko) 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법
JPS6278670A (ja) 計算機システムの自動立上げ方式
JPH11175108A (ja) 二重化コンピュータ装置
JP2656325B2 (ja) 入出力制御方式
JP2690226B2 (ja) 終了通知同期制御方式
JPS62243498A (ja) 主記憶装置管理方式
JPH08331247A (ja) 交換機の重度障害時の再開制御方式
JPS61143862A (ja) インタ−フエ−ス制御方式
JPH0831082B2 (ja) システム制御装置
JPS5987527A (ja) 初期プログラムロ−ド方式
JPS59148195A (ja) 記憶装置のリフレツシユ方式
JPH11212904A (ja) データ転送システム
JPH0364898B2 (ja)
JPS61229129A (ja) 仮想計算機システムにおける入出力割込み通知装置
JPH0247723A (ja) マイクロプログラム制御装置
JPS603766A (ja) 情報処理装置の制御回路
JPH02268335A (ja) 計算機システム
JPH0887421A (ja) プロセス切換方法およびプロセス切換システム
JPS61202236A (ja) マルチシステムの自動障害復旧方式
JPH0247749A (ja) 制御プログラムのロード方式
JPS63149750A (ja) イニシャルプログラムロード方法
JPS61245244A (ja) 仮想計算機システムにおける入出力割込通知方式
JPH09237235A (ja) 自動通信機能を有する端末装置
JPH03198136A (ja) Dma転送データチェック方式
JPS62127946A (ja) 演算処理装置の試験制御方式