JPS6277722A - 判定帰還による符号間干渉除去の方法及び装置 - Google Patents
判定帰還による符号間干渉除去の方法及び装置Info
- Publication number
- JPS6277722A JPS6277722A JP21837685A JP21837685A JPS6277722A JP S6277722 A JPS6277722 A JP S6277722A JP 21837685 A JP21837685 A JP 21837685A JP 21837685 A JP21837685 A JP 21837685A JP S6277722 A JPS6277722 A JP S6277722A
- Authority
- JP
- Japan
- Prior art keywords
- intersymbol interference
- variable threshold
- output
- digital filter
- scaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は波形伝送の際に生じる符号間干渉を除去するた
めの判定帰還による符号間干渉除去の方法及び装置に関
する。
めの判定帰還による符号間干渉除去の方法及び装置に関
する。
（従来の技術）
波形伝送の際に生じる符号間干渉と除去するため公知の
技術として判定帰還型等化器が知られている。（アイイ
ーイーイー・トランザクションズ・オン・コミュニケー
ションズＩＥＥＥ ＴＲＡＮ８ＡＣＴＩＯＮＳＯＮＣＯ
ＭＭＵＮＩＣＡＴＩＯＮ８３２巻、３号、 １９８４．
２５８〜２６６ページ）第２図は、判定帰還型等化器の
従来例を示したものである。ここで、第２図の回路は、
伝送路を介して送信側に接続されている。また、説明を
簡単に以下ではベースバンド・データ伝送を仮定する。
技術として判定帰還型等化器が知られている。（アイイ
ーイーイー・トランザクションズ・オン・コミュニケー
ションズＩＥＥＥ ＴＲＡＮ８ＡＣＴＩＯＮＳＯＮＣＯ
ＭＭＵＮＩＣＡＴＩＯＮ８３２巻、３号、 １９８４．
２５８〜２６６ページ）第２図は、判定帰還型等化器の
従来例を示したものである。ここで、第２図の回路は、
伝送路を介して送信側に接続されている。また、説明を
簡単に以下ではベースバンド・データ伝送を仮定する。
第２図において、入力端子１には伝送路を介して符号間
干渉を含んだ受信信号が供給され、減算器２に入力され
る。減算器２では、受信信号からアダプティブ・ディジ
タルフィルタ（ＡＤＦ）９で生成された疑似符号間干渉
を差し引いた差信号（＝残留符号間干渉を含む受信信号
。但し［残留符号間干渉］＝［符号間干渉］−［疑似符
号間干沸］である。）が得られ、判定器３及び減算器６
に供給される。判定器３では、減算器２の出力を受け受
信データを判定し、その判定結果を出力端子４に供給す
ると共にＡＧＣ（自動利得調整器）５及びアダプティブ
・ディジタルフィルタ９にも供給する。また、アダプテ
ィブ、ディジタルフィルタ９で適応的に生成された疑似
符号間干渉はＤ／Ａコンバータ１０によりアナログ信号
に変換された後、減算器２の一方の入力として供給され
る。ここで、ＡＧＣ５と減算器６から成る閉ループ回路
は減算器２の出力である差信号中の残留符号間干渉成分
のみを抽出するように動作する。これはＡＧＣ５におい
て、減算器６の出力信号と判定器３の出力信号との相関
をとることにより、ＡＧＣ５の利得を適応的に定めるこ
とで実現される。一方、減算器６の出力である残留符号
間干渉成分はＡ／Ｄコンバータ７によりディジタル信号
に変換された後、さらに、乗算器８により２０倍（但し
αは正の小さい値）されアダプティブ・ディジタルフィ
ルタ９に供給されており、タップ係数の更新に用いられ
る。アダプティブ・ディジタルフィルタ９の適応動作は
、乗算器８の出力である残留符号間干渉成分と判定Ｓ３
の出力である受信データ系列の相関をとることにより行
われ、減算器２の出力である差信号に含まれている残留
符号間干渉を小さくするように機能する。
干渉を含んだ受信信号が供給され、減算器２に入力され
る。減算器２では、受信信号からアダプティブ・ディジ
タルフィルタ（ＡＤＦ）９で生成された疑似符号間干渉
を差し引いた差信号（＝残留符号間干渉を含む受信信号
。但し［残留符号間干渉］＝［符号間干渉］−［疑似符
号間干沸］である。）が得られ、判定器３及び減算器６
に供給される。判定器３では、減算器２の出力を受け受
信データを判定し、その判定結果を出力端子４に供給す
ると共にＡＧＣ（自動利得調整器）５及びアダプティブ
・ディジタルフィルタ９にも供給する。また、アダプテ
ィブ、ディジタルフィルタ９で適応的に生成された疑似
符号間干渉はＤ／Ａコンバータ１０によりアナログ信号
に変換された後、減算器２の一方の入力として供給され
る。ここで、ＡＧＣ５と減算器６から成る閉ループ回路
は減算器２の出力である差信号中の残留符号間干渉成分
のみを抽出するように動作する。これはＡＧＣ５におい
て、減算器６の出力信号と判定器３の出力信号との相関
をとることにより、ＡＧＣ５の利得を適応的に定めるこ
とで実現される。一方、減算器６の出力である残留符号
間干渉成分はＡ／Ｄコンバータ７によりディジタル信号
に変換された後、さらに、乗算器８により２０倍（但し
αは正の小さい値）されアダプティブ・ディジタルフィ
ルタ９に供給されており、タップ係数の更新に用いられ
る。アダプティブ・ディジタルフィルタ９の適応動作は
、乗算器８の出力である残留符号間干渉成分と判定Ｓ３
の出力である受信データ系列の相関をとることにより行
われ、減算器２の出力である差信号に含まれている残留
符号間干渉を小さくするように機能する。
（発明が解決しようとする問題点）
第２図に示す従来例のブロック図において、入力端子１
に供給される符号間干渉を含んだ受信信号は、伝送距離
により、そのレベルが大きく変化する。この時、残留符
号間干渉成分も一般に同様の変化を受ける。例えば、伝
送路として、メタリックのペア線を使用した場合そのレ
ベルは伝送距離により４０〜５０ｄＢ程度の変化する。
に供給される符号間干渉を含んだ受信信号は、伝送距離
により、そのレベルが大きく変化する。この時、残留符
号間干渉成分も一般に同様の変化を受ける。例えば、伝
送路として、メタリックのペア線を使用した場合そのレ
ベルは伝送距離により４０〜５０ｄＢ程度の変化する。
従って第２図に示すＤ／Ａコンバータ１ｏに要求される
ダイナミックレンジは信号対雑音比が３０ｄＢ以上の条
件下で７０〜８０ｄＢ程度必要となる。従ってＤ／Ａコ
ンバータの所要精度は１２〜１３ビツトとなり、回路が
複雑でＬＳＩ化が困難であるという欠点があった。なお
、第２図において、ん■コンパータフのビット数は、Ｌ
ＭＳ（Ｌｅａｓｔ Ｍｅａｎ−８ｑｕａｒｅ）アルゴリ
ズムによりアダプティブ・ディジタルフィルタ９の係数
収束を行なえば８ビット程度、さらに、サイン・アルゴ
リズムを利用すれば１ビツトですむことは公知である。
ダイナミックレンジは信号対雑音比が３０ｄＢ以上の条
件下で７０〜８０ｄＢ程度必要となる。従ってＤ／Ａコ
ンバータの所要精度は１２〜１３ビツトとなり、回路が
複雑でＬＳＩ化が困難であるという欠点があった。なお
、第２図において、ん■コンパータフのビット数は、Ｌ
ＭＳ（Ｌｅａｓｔ Ｍｅａｎ−８ｑｕａｒｅ）アルゴリ
ズムによりアダプティブ・ディジタルフィルタ９の係数
収束を行なえば８ビット程度、さらに、サイン・アルゴ
リズムを利用すれば１ビツトですむことは公知である。
また、従来の判定帰還型等化器では、第２図に示すよう
に、アダプティブ・ディジタルフィルタ９の係数更新に
用いられるＡ／Ｄコンバータ７の出力信号は常に一定の
係数２αで重み付けられているので、符号間干渉量が大
きい程収束時間が長くなるという欠点があった。本発明
の目的は、Ｄ／Ａコンバータの所要精度が小さく、従っ
てハードウェア規模の小さい判定帰還による符号間干渉
除去の方法及び装置を提供することにある。また、本発
明の別の目的は、収束時間の短い判定帰還による符号間
干渉除去の方法及び装置を提供することにある。
に、アダプティブ・ディジタルフィルタ９の係数更新に
用いられるＡ／Ｄコンバータ７の出力信号は常に一定の
係数２αで重み付けられているので、符号間干渉量が大
きい程収束時間が長くなるという欠点があった。本発明
の目的は、Ｄ／Ａコンバータの所要精度が小さく、従っ
てハードウェア規模の小さい判定帰還による符号間干渉
除去の方法及び装置を提供することにある。また、本発
明の別の目的は、収束時間の短い判定帰還による符号間
干渉除去の方法及び装置を提供することにある。
（問題点を解決するための手段）
本発明の符号間干渉除去方法は、波形伝送の際に発生す
る符善間干渉を除去するための判定帰還型等化器におい
て、復調データに基づきアダプティブ・ディジタルフィ
ルタにより発生されたディジタル擬似符号間干渉の絶対
値と予め定められた値をとる可変閾値との大小を比較し
、該可変閾値が小さい場合のみ１ステップ大きい値の該
可変閾値に置換え、該可変閾値により定まる量のスケー
リングを前記ディジタル擬似符号間干渉に施した後上位
Ｎビット（但しＮは正の整数）をアナログ信号に変換し
、該アナログ信号に対し逆スケーリングを施してアナロ
グ擬似符号間干渉を生成すると共に、前記アダプティブ
・ディジタルフィルタのステップ・サイズを前記可変閾
値により定まる値により変化させるようにしたことを特
徴とする。
る符善間干渉を除去するための判定帰還型等化器におい
て、復調データに基づきアダプティブ・ディジタルフィ
ルタにより発生されたディジタル擬似符号間干渉の絶対
値と予め定められた値をとる可変閾値との大小を比較し
、該可変閾値が小さい場合のみ１ステップ大きい値の該
可変閾値に置換え、該可変閾値により定まる量のスケー
リングを前記ディジタル擬似符号間干渉に施した後上位
Ｎビット（但しＮは正の整数）をアナログ信号に変換し
、該アナログ信号に対し逆スケーリングを施してアナロ
グ擬似符号間干渉を生成すると共に、前記アダプティブ
・ディジタルフィルタのステップ・サイズを前記可変閾
値により定まる値により変化させるようにしたことを特
徴とする。
また、本発明の符号間干渉除去装置は、波形伝送の際に
発生する符号間干渉を除去するための判定帰還型等化器
において、受信信号がちアナログ擬似符号間干渉を差し
引くための減算器と、該減算器の出力を受け復調データ
系列を得るための判定器と、前記復調データ系列を受け
、ディジタル擬似符号間干渉を発生するためのアダプテ
ィブ・ディジタルフィルタと、前記減算器の出力と前記
判定器の出力を受け前記アダプティブ・ディジタルフィ
ルタの係数更新に必要な残留符号間干渉成分を抽出する
誤差信号抽出回路と、前記ディジタル擬似符号間干渉を
スケーリングするための第１のスケーラと、該第１のス
ケーラの上位Ｎビット（但しＮは正の整数）を受けアナ
ログ信号に変換するためのＤ／Ａコンバータと、該Ｄ／
Ａコンバータの出力ヲ逆スケーリングするための利得切
換回路と、前記アダプティブ・ディジタルフィルタのス
テップサイズをスケーリングするための第２のスケーラ
と、前記ディジタル擬似符号間干渉の絶対値と可変閾値
とを比較し、該可変閾値が小さいときのみ閾値を変化さ
せる可変閾値比較回路とを少なくとも備え、該可変閾値
比較回路の出力により、前記第１及び第２のスケーラと
前記利得切換回路を制御するように構成したことを特徴
とする。
発生する符号間干渉を除去するための判定帰還型等化器
において、受信信号がちアナログ擬似符号間干渉を差し
引くための減算器と、該減算器の出力を受け復調データ
系列を得るための判定器と、前記復調データ系列を受け
、ディジタル擬似符号間干渉を発生するためのアダプテ
ィブ・ディジタルフィルタと、前記減算器の出力と前記
判定器の出力を受け前記アダプティブ・ディジタルフィ
ルタの係数更新に必要な残留符号間干渉成分を抽出する
誤差信号抽出回路と、前記ディジタル擬似符号間干渉を
スケーリングするための第１のスケーラと、該第１のス
ケーラの上位Ｎビット（但しＮは正の整数）を受けアナ
ログ信号に変換するためのＤ／Ａコンバータと、該Ｄ／
Ａコンバータの出力ヲ逆スケーリングするための利得切
換回路と、前記アダプティブ・ディジタルフィルタのス
テップサイズをスケーリングするための第２のスケーラ
と、前記ディジタル擬似符号間干渉の絶対値と可変閾値
とを比較し、該可変閾値が小さいときのみ閾値を変化さ
せる可変閾値比較回路とを少なくとも備え、該可変閾値
比較回路の出力により、前記第１及び第２のスケーラと
前記利得切換回路を制御するように構成したことを特徴
とする。
（作用）
本発明は、高精度のＤ／Ａコンバータを必要とする従来
の判定帰還型等化器と異なり、アダプティブ。
の判定帰還型等化器と異なり、アダプティブ。
ディジタルフィルタの出力を、符号間干渉レベルに応じ
てスケーリングした後Ｄ／Ａコンバータに供給し、Ｄ／
Ａコンバータの出力にて、このスケーリング量を補償す
るための逆スケーリングを施すことにより、Ｄ／Ａコン
バータのダイナミックレンジを有効に利用する。従って
、Ｄ／Ａコンバータの所要ビット数を低減することが可
能となる。また、アダプティブ・ディジタルフィルタの
出力を符号間干渉レベルに応じてスケーリングすると同
時に、ステップ・サイズαに対し、同等のスケーリング
を施すことにより、符号間干渉レベルに対応してステッ
プ・サイズの大きさを変化させることができる。それ故
、収束時間を短縮することが可能となる。
てスケーリングした後Ｄ／Ａコンバータに供給し、Ｄ／
Ａコンバータの出力にて、このスケーリング量を補償す
るための逆スケーリングを施すことにより、Ｄ／Ａコン
バータのダイナミックレンジを有効に利用する。従って
、Ｄ／Ａコンバータの所要ビット数を低減することが可
能となる。また、アダプティブ・ディジタルフィルタの
出力を符号間干渉レベルに応じてスケーリングすると同
時に、ステップ・サイズαに対し、同等のスケーリング
を施すことにより、符号間干渉レベルに対応してステッ
プ・サイズの大きさを変化させることができる。それ故
、収束時間を短縮することが可能となる。
（実施例）
次に図面を参照して本発明について詳細に説明する。第
１図は本発明の一実施例を示すブロック図である。同図
において、第２図と同一の参照番号を付与されている機
能ブロックは、第２図の説明で述べた機能と同一である
。第１図と第２図の相違点は、第１図では可変閾値比較
回路１１、スケーラ１２゜１４及び利得切換回路１３が
付加されていることであり、これらの機能を除けば、第
２図と全く同一の動作を行う。第１図において、アダプ
ティブ・ディジタルフィルタ９の出力である疑似符号間
干渉は、可変閾値比較回路１１及びスケーラ１２に供給
される。可変閾値比較回路１１では、疑似符号間干渉の
絶対値かに番目の閾値沙−ｋＯとの大小比較を行なう。
１図は本発明の一実施例を示すブロック図である。同図
において、第２図と同一の参照番号を付与されている機
能ブロックは、第２図の説明で述べた機能と同一である
。第１図と第２図の相違点は、第１図では可変閾値比較
回路１１、スケーラ１２゜１４及び利得切換回路１３が
付加されていることであり、これらの機能を除けば、第
２図と全く同一の動作を行う。第１図において、アダプ
ティブ・ディジタルフィルタ９の出力である疑似符号間
干渉は、可変閾値比較回路１１及びスケーラ１２に供給
される。可変閾値比較回路１１では、疑似符号間干渉の
絶対値かに番目の閾値沙−ｋＯとの大小比較を行なう。
前者が後者より小さい場合には値ｋを出力するが、逆の
場合には、ｋに＋１を加えてに＋１として出力すると同
時に、以後はに＋１番目の閾値と比較するように動作す
る。但しｋ。は予め定められた正の整数である。またア
ダプティブ・ディジタルフィルタ９がその適応動作を開
始する時に＝ｏにセットしておくものとする。次に、可
変閾値比較回路１工の閾値が２に−ｋＯの時、その出力
値には、スケーラ１２．１４及び利得切換回路１３に供
給される。スケーラ１２では、可変閾値比較回路１１の
出力値ｋを受け、アダプティブ・ディジタルフィルタ９
の出力疑似符号間干渉を２に一恥倍して出力し、その上
位Ｎビワ１分をＤ／Ａコンバータ１０に供給する。Ｄ／
Ａコンバータ１０では、Ｎビットのディジタルコードを
アナログ信号に変換した後、利得変換回路１３に入力す
る。利得変換回路１３では、可変閾値比較回路１１の出
力値ｋを受け、Ｄ／Ａコンバータの出力を２に−ｋｏ倍
して出力し、スケーラ１２で行われたスケーリングを補
償するよう動作する。利得切換回路１３は、抵抗値を選
択することによりオペアンプのゲインを切換えることに
より実現することができる。この時、利得切換回路１３
の利得は、２に一恥倍（但しに＝０．１．・・・、 ｋ
ｏ）であるが、これを厳密に調整する必要はない。その
理由は、アダプティブ。
場合には、ｋに＋１を加えてに＋１として出力すると同
時に、以後はに＋１番目の閾値と比較するように動作す
る。但しｋ。は予め定められた正の整数である。またア
ダプティブ・ディジタルフィルタ９がその適応動作を開
始する時に＝ｏにセットしておくものとする。次に、可
変閾値比較回路１工の閾値が２に−ｋＯの時、その出力
値には、スケーラ１２．１４及び利得切換回路１３に供
給される。スケーラ１２では、可変閾値比較回路１１の
出力値ｋを受け、アダプティブ・ディジタルフィルタ９
の出力疑似符号間干渉を２に一恥倍して出力し、その上
位Ｎビワ１分をＤ／Ａコンバータ１０に供給する。Ｄ／
Ａコンバータ１０では、Ｎビットのディジタルコードを
アナログ信号に変換した後、利得変換回路１３に入力す
る。利得変換回路１３では、可変閾値比較回路１１の出
力値ｋを受け、Ｄ／Ａコンバータの出力を２に−ｋｏ倍
して出力し、スケーラ１２で行われたスケーリングを補
償するよう動作する。利得切換回路１３は、抵抗値を選
択することによりオペアンプのゲインを切換えることに
より実現することができる。この時、利得切換回路１３
の利得は、２に一恥倍（但しに＝０．１．・・・、 ｋ
ｏ）であるが、これを厳密に調整する必要はない。その
理由は、アダプティブ。
ディジタルフィルタ９の適応動作により、利得のずれが
補償できるからである。以上述べた可変閾値回路１１、
スケーラ１２、利得切換回路１３の動作によ・ リ、
アダプティブ・ディジタルフィルタ９の出力である疑似
符号間干渉の大きさに対応してＤ／Ａコンバータ１０の
動作点を設定することができるから、Ｄ／Ａコンバータ
１０のダイナミック・レンジの有効利用を図ることが可
能となる。従って、従来１２〜１３ビツト必要であった
Ｄ／ＡコンバータｌＯの所要ビット数は６〜８ビツトで
すむことになる。なお、前述の動作から明らかなように
、ｋの値はＯからスタートし、アダプティブ・ディジタ
ルフィルタ９が収束後は、ある値に’ （但し０≦に≦
ｋｏ）に固定されるから、収束後の動作は安定である。
補償できるからである。以上述べた可変閾値回路１１、
スケーラ１２、利得切換回路１３の動作によ・ リ、
アダプティブ・ディジタルフィルタ９の出力である疑似
符号間干渉の大きさに対応してＤ／Ａコンバータ１０の
動作点を設定することができるから、Ｄ／Ａコンバータ
１０のダイナミック・レンジの有効利用を図ることが可
能となる。従って、従来１２〜１３ビツト必要であった
Ｄ／ＡコンバータｌＯの所要ビット数は６〜８ビツトで
すむことになる。なお、前述の動作から明らかなように
、ｋの値はＯからスタートし、アダプティブ・ディジタ
ルフィルタ９が収束後は、ある値に’ （但し０≦に≦
ｋｏ）に固定されるから、収束後の動作は安定である。
次に第１図に示すスケーラ１４の動作及びその効果につ
いて詳細に説明する。一般に、符号同干渉の大きさは伝
送距離即ち受信信号レベルにほぼ比例して変化している
ことに着目すれば、信号対残留符号間干渉比を一定値以
上確保すれば良いという条件の下では、符号同干渉の大
きさに応じてステップ・サイズを変化することにより収
束時間の短縮化を図ることができる。スケーラ１４は、
この目的のために付加されたものであり、その動作を以
上に述べる。可変閾値比較回路１１にて閾値かに番目の
値２にｍ−にある時、前述のように、可変閾値比較回路
１１は、値ｋを出力しスケーラ１４に供給する。スケー
ラ１４は、可変閾値比較回路１工の出力を受け、定数２
αを２に倍して出力し、乗算器８に供給する。従って、
ｋが０から＋１づつ増加する毎にステップ・サイズが２
倍されることになる。収束後のｋの値は、符号同干渉の
大きさを示す指標であるから、ステップ・サイズは符号
同干渉の大きさに対応して変化するから、収束時間の短
縮化を図ることが可能となる。なお、スケーラ１２及び
１３は単なるビットシフトにより実現できる。また、可
変閾値比較回路１１の閾値として、今までの説明では２
の巾乗を用いていたが、２の巾乗でない値を用いること
ができることは本発明の原理より明らかである。この時
、スケーラ１２．１４及び利得切換回路１３のスケーリ
ング量及び利得もこれに対応して決定すればよい。
いて詳細に説明する。一般に、符号同干渉の大きさは伝
送距離即ち受信信号レベルにほぼ比例して変化している
ことに着目すれば、信号対残留符号間干渉比を一定値以
上確保すれば良いという条件の下では、符号同干渉の大
きさに応じてステップ・サイズを変化することにより収
束時間の短縮化を図ることができる。スケーラ１４は、
この目的のために付加されたものであり、その動作を以
上に述べる。可変閾値比較回路１１にて閾値かに番目の
値２にｍ−にある時、前述のように、可変閾値比較回路
１１は、値ｋを出力しスケーラ１４に供給する。スケー
ラ１４は、可変閾値比較回路１工の出力を受け、定数２
αを２に倍して出力し、乗算器８に供給する。従って、
ｋが０から＋１づつ増加する毎にステップ・サイズが２
倍されることになる。収束後のｋの値は、符号同干渉の
大きさを示す指標であるから、ステップ・サイズは符号
同干渉の大きさに対応して変化するから、収束時間の短
縮化を図ることが可能となる。なお、スケーラ１２及び
１３は単なるビットシフトにより実現できる。また、可
変閾値比較回路１１の閾値として、今までの説明では２
の巾乗を用いていたが、２の巾乗でない値を用いること
ができることは本発明の原理より明らかである。この時
、スケーラ１２．１４及び利得切換回路１３のスケーリ
ング量及び利得もこれに対応して決定すればよい。
１□ （発明の効果）
１′
１ 以上詳細に述べたように、本発明に
よれば、”、 Ｄ／Ａコンバータの入出
力にて、スケーリング及び逆［′ スケ
ーリングを施すことにより、符号同干渉の大↓：′
きさに応じてＡ〕コンバータのダイナミック
・レンジを有効に利用することができるから、従来に比
べて、Ｄ／Ａコンバータの所要ビット精度を大幅に低減
することが可能となる。また、本発明によれば、符号同
干渉の大きさに応じて、アダプティブ・ディジタルフィ
ルタのステップ・サイズを変化することができるから、
収束時間の短縮が可能となる。
よれば、”、 Ｄ／Ａコンバータの入出
力にて、スケーリング及び逆［′ スケ
ーリングを施すことにより、符号同干渉の大↓：′
きさに応じてＡ〕コンバータのダイナミック
・レンジを有効に利用することができるから、従来に比
べて、Ｄ／Ａコンバータの所要ビット精度を大幅に低減
することが可能となる。また、本発明によれば、符号同
干渉の大きさに応じて、アダプティブ・ディジタルフィ
ルタのステップ・サイズを変化することができるから、
収束時間の短縮が可能となる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、判定帰還等化器の従来例を示すブロック図である。 図において、 ２．６・・・減算器、３・・・判定器、５・・・自動利
得調整器、７・・・Ａ／Ｄコンバータ、 ８・・・乗算
器、９・・・アダプティブ・ディジタルフィルタ、１０
・・・Ｄ／Ａコンバータ、１１・・・可変閾値比較回路
、１２、１４・・・スケーラ、 １３・・・利得切換回路をそれぞれ示す。
は、判定帰還等化器の従来例を示すブロック図である。 図において、 ２．６・・・減算器、３・・・判定器、５・・・自動利
得調整器、７・・・Ａ／Ｄコンバータ、 ８・・・乗算
器、９・・・アダプティブ・ディジタルフィルタ、１０
・・・Ｄ／Ａコンバータ、１１・・・可変閾値比較回路
、１２、１４・・・スケーラ、 １３・・・利得切換回路をそれぞれ示す。
Claims (2)
- （１）波形伝送の際に発生する符号間干渉を除去するた
めの判定帰還型等化器であって、復調データに基づきア
ダプティブ・ディジタルフィルタにより発生されたディ
ジタル擬似符号間干渉の絶対値と予め定められた値をと
る可変閾値との大小を比較し、該可変閾値が小さい場合
のみ１ステップ大きい値の該可変閾値に置換え、該可変
閾値により定まる量のスケーリングを前記ディジタル擬
似符号間干渉に施した後上位Ｎビット（但しＮは正の整
数）をアナログ信号に変換し、該アナログ信号に対し逆
スケーリングを施してアナログ擬似符号間干渉を生成す
ると共に、前記アダプティブ・ディジタルフィルタのス
テップ・サイズを前記可変閾値により定まる値により変
化させるようにしたことを特徴とする判定帰還による符
号間干渉除去の方法。 - （２）波形伝送の際に発生する符号間干渉を除去するた
めの判定帰還型等化器であって、受信信号からアナログ
擬似符号間干渉を差し引くための減算器と、該減算器の
出力を受け復調データ系列を得るための判定器と、前記
復調データ系列を受け、ディジタル擬似符号間干渉を発
生するためのアダプティブ・ディジタルフィルタと、前
記減算器の出力と前記判定器の出力を受け前記アダプテ
ィブ・ディジタルフィルタの係数更新に必要な残留符号
間干渉成分を抽出する誤差信号抽出回路と、前記ディジ
タル擬似符号間干渉をスケーリングするための第１のス
ケーラと、該第１のスケーラの上位Ｎビット（但しＮは
正の整数）を受けアナログ信号に変換するためのＤ／Ａ
コンバータと、該Ｄ／Ａコンバータの出力を逆スケーリ
ングするための利得切換回路と、前記アダプティブ・デ
ィジタルフィルタのステップサイズをスケーリングする
ための第２のスケーラと、前記ディジタル擬似符号間干
渉の絶対値と可変閾値とを比較し、該可変閾値が小さい
時のみ閾値を変化させる可変閾値比較回路とを少なくと
も備え、該可変閾値比較回路の出力により、前記第１及
び第２のスケーラと前記利得切換回路を制御するように
構成したことを特徴とする判定帰還による符号間干渉除
去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21837685A JPS6277722A (ja) | 1985-09-30 | 1985-09-30 | 判定帰還による符号間干渉除去の方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21837685A JPS6277722A (ja) | 1985-09-30 | 1985-09-30 | 判定帰還による符号間干渉除去の方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6277722A true JPS6277722A (ja) | 1987-04-09 |
Family
ID=16718924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21837685A Pending JPS6277722A (ja) | 1985-09-30 | 1985-09-30 | 判定帰還による符号間干渉除去の方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6277722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0664107U (ja) * | 1993-02-12 | 1994-09-09 | 大昌工業株式会社 | アーク溶接機用ワイヤー検出装置 |
| US7681748B2 (en) | 2003-05-12 | 2010-03-23 | Mitsui Engineering & Shipbuilding Co., Ltd. | Hoisting device with vertical motion compensation function |
-
1985
- 1985-09-30 JP JP21837685A patent/JPS6277722A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0664107U (ja) * | 1993-02-12 | 1994-09-09 | 大昌工業株式会社 | アーク溶接機用ワイヤー検出装置 |
| US7681748B2 (en) | 2003-05-12 | 2010-03-23 | Mitsui Engineering & Shipbuilding Co., Ltd. | Hoisting device with vertical motion compensation function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2061527C (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| US7120193B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| US5841810A (en) | Multiple stage adaptive equalizer | |
| US4270179A (en) | Complex ternary correlator and method for adaptive gradient computation | |
| JPH0454405B2 (ja) | ||
| JPH05183456A (ja) | 制御信号発生装置 | |
| JPH0514195A (ja) | デイジタル／アナログ変換装置 | |
| KR0134340B1 (ko) | 블라인드 등화시스템의 알고리즘제어방법 | |
| US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| GB2229333A (en) | Automatic gain control devices | |
| US5572547A (en) | System for controlling the operating mode of an adaptive equalizer | |
| US6584159B1 (en) | Mixed-mode next/echo canceller for pulse amplitude modulated (PAM) signals | |
| JPS6277722A (ja) | 判定帰還による符号間干渉除去の方法及び装置 | |
| JPH07221676A (ja) | 高速制御適応フィルタを用いた受信方式 | |
| JPH10126336A (ja) | 通信装置及び通信システム | |
| JP3458098B2 (ja) | 波形等化制御装置、及び波形等化制御方法 | |
| IE50794B1 (en) | Improvements in or relating to transversal equalisers | |
| JP3902498B2 (ja) | イメージ信号抑圧装置 | |
| JP2725711B2 (ja) | 自動等化器 | |
| JPH11177358A (ja) | Ａｇｃ回路 | |
| JPH08102644A (ja) | 適応フィルタシステム | |
| JPS6282829A (ja) | 判定帰還による符号間干渉除去方法及び装置 | |
| JPH08317012A (ja) | ディジタル復調器 | |
| KR19990066518A (ko) | 적응등화기의 모드변환제어장치 |