JPS6276304A - 高速光受信器のためのモノリシックｉｃ用増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、モノリシックＩＣ用増幅回路に関するもので
あり、詳述するならば、超高速伝送が可能な光通信の受
信器に使用される化合物半導体集積回路による光受信増
幅器として特に効果的であるモノリンツクＩ　Ｃ用増幅
回路に関するものであ従来の技術 今日、通信の高速・大容量化に対する要求は非常に太き
（、現在様々な研究・開発の努力がなされている。その
中で、光通信が、その要求を満たすものとして注目され
、一部においては既に実用化されている。

光通信の通信媒体として使用される光ファイバは、上記
した高速・大容量通信の条件を満たす広帯域特性を有し
ている。しかし、高速・大容量通信を実現するには、通
信媒体だけでなく、その媒体への入力手段及び出力手段
も同様な能力をもつ必要がある。

その高速・大容量通信を実現する入出力手段として、近
年、化合物半導体集積回路が関心を集めている。その化
合物半導体としては、ＧａＡｓ、　ｌｎＰ、１ｎｓｂ、
　　Ｉｎ八へ、ＧａＳｂ、Ｇａ１ｎＳｂＸ　Ｇａ１ｎＡ
ｓ、、Ｇａ１ｎ八ｓＰなど様々なものがある。それら化
合物半導体集積回路は、化合物半導体の電子移動度が一
般に８１に比較して大きいこと、及び半絶縁性の基板が
利用可能なことにより、Ｓｉ集積回路に比べて高い周波
数域での動作が実現可能である。

更に、化合物半導体集積回路は、ショットキゲート電界
効果トランジスタ（以下ＭＥＳＦＥＴと略す）により一
般に構成されるため、Ｓ１バイポーラＩＣに比べて入力
インピーダンスが高く、ｐｌｎホトダイオードやアバラ
ンシェホトダイオードなど電流源動作をするディテクタ
を用いた光受信器の初段として最適である。

そこで、化合物半導体集積回路、特に６ａ庇集積回路に
よる光受信増幅器の研究が活発に進められている。しか
し、後述するように要求される高利（等を安定に実現で
きる回路方式がないため実用化が遅れていた。超高速光
通信に用いる光受信器用増幅回路に要求される性能仕様
は以下の如く厳しいものである。なお、以下の説明は、
便宜上しばしばＧａＡｓ　Ｉ　Ｃを例に挙げて説明する
が、後述する問題は、ＧａＡｓ　Ｉ　Ｃに限られるもの
ではない。

第２図に、高速の光受信器に適したトランスインピーダ
ンス形の回路を示した。第２図において、光受信増幅器
１０の入力には、ホトダイオード１２が接続され、また
、光受信増幅器１０の入力と出力との間には、負荷抵抗
１４が接続されている。

この光受信器の変換利得は、 ハ 但し 一■。０、：増幅器の出力電圧 Ｒ５゜Ｍｄ：負荷抵抗１４の抵抗 −Ａ：増幅器１０の電圧増幅利得 ＩＰ　：ホトカレント で与えられ、３ｄＢ帯域のカットオフ周波数ｆｃは、増
幅器１０自体の帯域が十分に広いとすると、すなわち、 但し Ｃ１：増幅器１０の入力容量 Ｃ３：ホトダイオード１２の容量 となる。

長距離伝送用の高変換利得の光受信器の設計では、Ｒ５
゜１として少なくとも１５にΩ程度が必要である。この
とき、ＩＧＨｚ以上のカットオフ周波数ｆｃを得るため
に必要な受信増幅器の電圧増幅利得（−八）は、前記（
２）式に、ｐｉｎホトダイオードの現実的を特性値を代
入すると、約１００倍程度以上必要である。

ここで、増幅回路の１投光りに得られる電圧増幅利得を
みるならば、その最大値は、使用するトランジスタの電
流利得とドレインコンダクタンスの比（ｇ、、／ｇｄ）
によって理論的に限界が規定され、この値は、通常のＭ
ＥＳＦＥＴでは約１０倍程度となる。従って、前述の１
００倍程度の電圧増幅利得の反転増幅器を得るためには
、最低３段以上の奇数段接続が必要とされる。

一方、トランスインピーダンス形光受信器では、第２図
に示したように、抵抗値Ｒ１ｏａｄの帰還抵抗１４によ
り人出方間に全体的な負帰還がかけられている。この帰
還路の位相余裕を考えると、解析結果より、５段以上の
増幅回路を光受信器として安定に動作させることは極め
て困難である。

従って、ＧａＡｓ　Ｉ　Ｃによる光受信増幅器は、基本
構成段を３段接続した回路が上述の条件を満たす唯一の
構成と考えられる。

第３図は、ＧａＡｓ　Ｉ　Ｃ増幅器用の基本構成段とし
て検討されてきた回路の代表的な例を示したものである
。図示の増幅器の基本構成段は、増幅段とレベルシフト
段とを具備しており、増幅段は、ソースが接地されゲー
トが入力に接続され、ドレインが負荷１６を介して正電
位に接続されたＭＥＳＦＥＴ１８から構成されている。

そして、レベルシフト段は、ゲートがＭＥＳＦＥＴ１８
のドレインに接続されドレインが正電位に接続されたＭ
ＥＳＦＥＴ２０と、その＞ＡＥ　Ｓ　Ｆ　Ｅ　Ｔ２Ｏの
ソースに、順方向のレベルシフト用ンヨ７）キダイオー
ド列２２を介してドレインが接続されゲートとソースが
ともに負電位に接続されて定電流源を形成するＭ　Ｅ　
Ｓ　Ｆ　Ｅ　Ｔ２４とから構成されている。そのＭ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔ２４のドレインが、その基本構成段の
出力をなしている。更に、ＭＥＳＦＥＴ２４のドレイン
は、帰還抵抗２６を介してＭＥＳＦＥＴ１８のゲートに
接続されている。

一方、ＧａＡｓなどの化合物半導体に形成されるＭＥＳ
ＦＥＴや他の回路素子は、化合物半導体内の転位などの
欠陥のために、スレシホールド電圧などのばらつきが、
Ｓｉ）ランシスクに比べて大きく、その結果、個々の素
子の特性が均一でない。そのため、回路構成素子の特性
のばらつきによって回路の特性が大きく変動するような
回路構成、あるいは電源電圧の変動や外部バイアスに敏
感な回路構成は、ＧａＡｓなどの化合物半導体からなる
集積回路増幅器には、不適当である。すなわち、ＩＣで
は不良品をトリミングにより後で救済することができな
いため、このような回路では、十分な歩留りが全く（外
ら机ない。

この問題は、ＧａＡｓ　Ｉ　Ｃなどの化合物半導体集積
回路で（ま特に深刻な問題である。そこで、ＧａＡｓ　
ＩＣの回路では、様々な方法で負帰還路を設け、上述の
ような特性の変動を抑え込むことが不可欠である。

そのような負滞辺路を作っているものが、第３図の回路
では、帰還抵抗２６である。第３図の回路では、負帰還
抵抗２６の作用により　ＭＥＳＦＥＴ１３の直流ゲート
電圧が、最適電位に自動的にバイアスされる。また、こ
の負帰還は、入力と出力の直流電位差をなくす働きも有
し、多段接続やトランスインピーダンス構成の光受信器
（第２図）が簡！杜な直結接続により実現できる。更に
、多段接続された増幅器のＭＥＳＦＥＴのスレシホール
ド電圧のばらつきの影響や、電源電圧の変動もこの負帰
還によって抑えられる。

このように、第３図の回路は、人出方間に設けられた抵
抗２６による負帰還によりＧａＡｓ　Ｉ　Ｃ増幅器の基
本構成段に必要とされる素子ばらつきや電源変動に対す
る大きな余裕度が得られる点から、これまで賞月されて
きた。

しかしながら、上述したような変動要因に対する余裕度
と歩留りを大きくするように負帰還を強めると、その結
果として電圧増幅利得等が低下する。

このように、変動要因に対する余裕度及び高歩留りと電
圧増幅利得とは、二律背反の関係にあり、両方を同時に
実現することはできない。

ｆｆ際、スレシホールド電圧−１Ｖ〜−１，５Ｖ　程度
（７）ＭＥＳＦＥＴにおいて、スレシホールド電圧と電
源電圧の変動をそれぞれ数十ｍＶ程度許容する回路とす
るために必要な負帰還量を設計すると、１段当りの電圧
増幅利得は、３〜４倍以下となってしまう。このため、
第３図の回路を基本構成段とした３段構成の光受信増幅
器では、既に述べた１００倍以上の電圧増幅利得を（尋
ることは不可能である。

第４図は、ＧａＡｓ　Ｉ　Ｃ増幅器用の基本構成段とし
て用いられる回路の代表的な第２の例であり、ＦＥＴ帰
還形増幅回路と称される回路である。なお、第４図の回
路において、第３図の回路の各部に対応する部分には同
一の参照番号を付して説明を省略する。

すなわち、第・４図の回路では、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　
Ｔ２８を更に追加し、そのＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ２８
のドレインをＭＥＳＦＥＴ１８のドレインに接続し、Ｍ
ＥＳＦＥ７２８のソースをＭＥＳＦＥＴ１８と同ように
接地し、そのＭＥＳＦＥＴ２８のゲートをＭ　Ｅ　Ｓ　
Ｆ　Ｅ　Ｔ２４のドレインに接続してＭＥＳＦＥＴ２８
を介して負帰還をかけている。そのようなＭＥＳＦＥＴ
２８による負帰還により、第３図の回路と同ように、素
子ばらつきや電源変動による回路特性の大きな変動を抑
止している。しかし、回路解析によれば、第４図の回路
においても同じ回路余裕度を得るために必要となる負帰
還量は、第３図の回路の場合とほとんど変わらない。従
って、既に述べた光受信器用の増幅回路に求められる高
利得と高いプロセス余裕上を同時に実現することは不可
能である。

発明が解決しようとする問題点 そこで、本発明は、上記した従来の化合物半導体集積回
路増幅器の回路の上記問題点を解決して、特に光受信器
に要求される極めて高い利得を有すると共に、安定な動
作と高いプロセス余裕をもつモノリシックＩＣ用増幅回
路を提供せんとするものである。

問題点を解決するための手段 本発明の発明者は、前記目的のために種々研究し、化合
物半導体集積回路増幅器の構成素子のばらつきや電源変
動を抑止し、またバイアスを安定化させる等のためには
低周波においてのみ負帰還をかければ十分であると考え
、本発明を完成したものである。

すなわち、本発明によるならば、ゲートに入力を受ける
ようになされ、ソースが接地され、ドレインが負荷を介
して正電位を受けるように接続された第１ＭＥＳＦＥＴ
と、ソースが接地されドレインが前記第１　ＭＥＳＦＥ
Ｔのドレインに接続された第２ＭＥＳＦＥＴと、ゲート
が前記第１及び第２のＭＥＳＦＥＴのドレインに接続さ
れドレインが正電位を受けるように接続された第３ＭＥ
ＳＦＥＴと、前記第３ＭＥＳＦＥＴのソースに、レベル
シフト用順方向ダイオードを介してドレインが接続され
ゲートとソースとが短絡されて負電位を受けるように接
続されて定電流源を形成する第４ＭＥＳＦＥＴと、前記
第４ＭＥＳＦＥＴのドレインと前記第２ＭＥＳＦＥＴの
ゲートとの間に設けられた帰還路とを具備しているモノ
リシックＩＣ用増幅回路において、前記帰還路がローパ
スフィルタにより構成される。

詐月 以上のようなモノリシックＩＣ用増幅回路においては、
負帰還は、ローパスフィルタを介して帰還用の第２のＭ
ＥＳＦＥＴにかけられる。従って、ローパスフィルタの
作用により、低周波では大きな帰還がかかり、高周波で
はほとんど帰還がかからない。

換言するならば、低周波域においては、第１１図に示す
従来の増幅器と同様な負帰還が働く。従って、増幅回路
の直流バイアスは、最大の電圧増幅利得が（）られる電
位に固定されるとともに、その電位で入力と出力の直流
電位差をきわめて小さくすることができる。更に、ＭＥ
ＳＦＥＴのスレシホールド電圧のばらつきや電源電圧変
動に起因する増幅回路の特性の劣化も抑止される。

一方、高周波では負帰還作用がないため、高周波域の電
圧増幅利得はこの負帰還によって抑えられることがなく
、１段当り従来の数倍以上のきわめて高い電圧増幅利得
が容易に実現できる。

かくして、変動要因に対する余裕度及び高歩留りと、高
い周波数域すなわち動作周波数域での高い電圧増幅利得
とが、両方同時に実現される。

実施例 以下、添付図面を参照して本発明によるモノリシックＩ
Ｃ用増幅回路の実施例を説明する。

第１図は、本発明を実施したモノリシックＩＣ用増幅回
路の基本構成段の回路図である。

第１図の増幅回路も、増幅段とレベルシフト股上から構
成されている。その増幅段は、ソースが接地されゲート
が入力に接続されたＧａＡｓＭ　Ｅ　Ｓ　ＦＥＴＩを有
しており、そのＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　１のドレイン
は、負荷２を介して正電位に接続されている。

その負荷２には、抵抗を使用してもよいが、高利得を実
現するためにソースとゲートとを短絡したＭＥＳＦＥＴ
によるアクティブロードを使用することが好ましい。そ
して、ＭＥＳＦＥＴＩには、ＦＥＴ帰還のためのＧａＡ
ｓＭＥ　Ｓ　Ｆ　ＥＴ　３が並列に接続されている。す
なわち、ＭＥＳＦＥＴ３のドレインがＭＥＳＦＥＴＩの
ドレインに接続され、ＭＥＳＦＥＴ３のソースは、Ｍ　
Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　１のソースと同ように接地されて
いる。

レベルシフト段は、ゲートがＭＥＳＦＥＴＩ及び３のド
レインに接続されたＧａ八へＭＥＳＦＥＴ４を有してお
り、そのＭＥＳＦＥＴ４のドレインは正電位に接続され
、ソースは、順方向のレベルシフト用ショットキダイオ
ード列５を介してＧａＡｓ　ＭＥＳＦＥＴ’６のドレイ
ンに接続されている。そのＭＥＳＦＥＴ６のソートとソ
ースと（ま、短糸各されて負電位に接続され、定電流源
を形成している。

マタ、ＭＥＳＦＥＴ６のドレインが、基本構成段の出力
をなしている。

更に、ＭＥＳＦＥＴ６のドレインは、抵抗７を介してＭ
　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　３のゲートに接続され、そのＭ
ＥＳＦＥＴ３のゲートは、コンデンサ８を介して接地さ
れている。

かくして、第１図の増幅回路にあって：ま、抵抗７及び
コンデンサ８が、ローバスフィルタラ構成し、そのロー
パスフィルタによりＭＥＳＦＥＴ３への帰還路が形成さ
れている。このようにローパスフィルタによって負帰還
をかけると、低周波では大きな帰還がかかる反面、高周
波ではほとんど帰還がかからない。

すなわち、低周波及び直流の領域では、強力な負帰還が
作用し、増幅回路の直流バイアスは、最大の電圧増幅利
得が（）られる電位に固定されるとともに、その電位で
入力と出力の直流電位差をきわめて小さくすることがで
きる。また、ＭＥＳＦＥ　Ｔのスレンホールド電圧のば
らつきや電源電圧変動に起因するｊ（を幅回路の特性の
劣化も抑止される。

反対に、高周波では負帰還がほとんど作用しないため、
高周波域の電圧増幅利１等はこの負帰還によって抑えら
れることがなく、第３図及び第４図に示した従来の抵抗
帰還増幅回路やＦＥＴ帰還増幅回路に比較して、１段当
り数倍以上のきわめて高い電圧増幅利得を容易に実現す
ることができる。

そして、前記したローパスフィルタによる負帰還は、入
力ＭＥＳＦＥＴＩに対して直接かけるのではなく、帰還
用ＦＥＴ３に対してかけている。

従って、ローパスフィルタの接地コンデンサ８によって
入力信号が影響を受けることなく、高い周波数域で高い
電圧増幅利得を得ることができる。

抵抗７及びコンデンサ８を除いたＧａ八へＭＥＳＦＥＴ
及びショットキダイオードを、従来のＧａＡｓ　ＭＥＳ
ＦＥＴを使用したＦＥＴ帰還モノリシックＩＣ増幅回路
と同ように構成し、抵抗７に２０にΩ、キ□パンタンス
８に１ｏｐＦを用いたモノリシックＩＣ増幅回路を装作
した。このとき、抵抗７は、Ｍ　Ｅ　ＳＦ　Ｅ　Ｔ　６
のドレインとＭＥＳＦＥＴ３のゲートとの間ｊこ、選択
的イオン注入により帰還路を形成することにより作成し
た。また、コンデンサ８は、層間絶縁膜を配線金層で挟
み込んだいわゆるＭＩＭコンデンサを作成することによ
り、通常のＧａＡｓ　Ｉ　Ｃのプロセスで容易に作成で
きた。そのＭＩＭコンデンサの面積は、約４００平方ミ
クロンであり、ＧａＡｓ　Ｉ　Ｃよでは信号パッド１つ
分程度の小さい面積を占有するだけで十分である。

以上のようにつくられるローパスフィルタのカットオフ
周波数は約８００ＫＨｚである。従って、約８００ＫＨ
ｚ以下の周波数域において、強い負帰還が作用して電圧
増幅利得が減少するが、８００ＫＨｚ以下の低域で起こ
る電圧増幅利得の減少は、特に帯域数百ＭＨｚ以上の超
広帯域光受信増幅器回路においては、全く問題とならな
い。むしろ、低域における１／ｆノイズが抑止される結
果となり、雑音特性の向上が得られた。

なお、ローパスフィルタのカットオフ周波数は、モノリ
シックＩＣ用増幅回路が処理する信号の通常の下限周波
数以下であることが少なくとも必要である。しかし、現
実の高速・大容量通信を考えると、モノリシックＩＣ用
増幅回路が処理する信号の通常の下限周波数よりも十分
低い周波数に、ローパスフィルタのカットオフ周波数す
なわち帰還が強く作用する周波数の上限を設定できる余
裕がある。例えば、高速光通信の伝送速度が１００ＭＨ
ｚであると想定すると、確率的に現実に発生しうる程度
の数“Ｈ”レベルのパルスが連続したとしても、その一
時的な周波数は数ＭＨｚ以下にしかならない。それ故、
上記した実施例のようにローパスフィルタのカットオフ
周波数を約８００　Ｋ　Ｈ２に設定しても、実際の通信
に何等支障は生じない。そして、ローパスフィルタのカ
ットオフ周波数を、必要な十分な範囲で低く設定するこ
とにより、広い帯域にわたって高い電圧増幅利得を確保
できる。

更に、第５図及び第６図に示すように、ＧａＡｓ　ＩＣ
増幅回路の高抵抗の帰還抵抗９Ａまたは９Ｂにローパス
フィルタによる帰還を並用することにより、バイアス安
定化をさらに強化することも可能である。

以上、本発明のモノリシックＩＣ用増幅回路の実施例を
ＧａＡｓ　Ｉ　Ｃの場合について説明を行ったが、本発
明のモノリシックＩＣ用増幅回路は、化合物半導体を用
いた池の集積回路にも広く適用することが可能である。

また、上記した本発明の説明において、光受信器用増幅
回路の問題をしばしば述べたが、本発明によるモノリン
ツクＩＣ用増幅回路は、光受信器用増幅回路だけてなく
、高速・高周波数で高い利得を要求されるモノリシック
ＩＣ増幅回路に広く適用できるものである。

発明の効果 以上の説明から明らかなように、本発明によるモノリン
ツクＩＣ用増幅回路においては、帰還用ＦＥＴへのロー
パスフィルタによる負帰還により、ＭＥＳＦＥＴのスレ
シホールド電圧のばらつきや電源電圧変動などの変動要
因に対する余裕度を大きくし、更に、高歩留りが実現で
きる。一方、高い周波数域では負帰還が作用しないため
、高周波域の電圧増幅利得はこの負帰還によって抑えら
れることがなく、１段当り従来の数倍以上のきわめて高
い電圧増幅利得が容易に実現できる。従って、高速・大
容量通信において必要な高周波域において極めて広い帯
域にわたって極めて高い利得を有すると共に、安定な動
作と高いプロセス余裕をもつモノリシックＩＣ用増幅回
路が得られる。

それ故、本発明によるモノリシックＩＣ用増幅回路を、
光通信の光受信回路に使用することにより、超高速光通
信を実現することができる。

更に、本発明によるモノリシックＩＣ用増幅回路におい
ては、ローパスフィルタによる負帰還により、増幅回路
の直流バイアスは、最大の電圧増幅利得が得られる電位
に固定されると共に、その電位で入力と出力の直流電位
差をきわめて小さくすることができる。このように入力
と出力の直流レベルがほぼ等しくできるため、本発明に
よるモノリシックＩＣ用増幅回路は、直結構成により容
易に多段化が可能であり、必要な利得を簡単に実現でき
る。また、反転増幅器構成（奇数段接続）とし、入力と
出力間に負荷抵抗を接続することにより、簡単にトラン
スインピーダンス形光受信増幅器を構成することができ
る。

【図面の簡単な説明】

第１図は、本発明を実施したモノリシックＩＣ用増幅回
路の基本構成段の実施例の回路図、第２図は、トランス
インピーダンス形の光受信回路の例を示す回路図、 第３図は、抵抗帰還形のモノリシックＩＣ増幅回路の例
を示す回路図、 第４図は、ＦＥＴ帰還形のモノリシックＩＣ増幅回路の
例を示す回路図、 第５図及び第６図は、第１図のモノリシックＩＣ用増幅
回路の変形例の回路図である。 〔主な参照番号〕 １．３．４．６・・ＭＥＳＦＥＴ ２・・負荷 ５・・ショットキダイオード列 ７．９Ａ、９Ｂ・・抵抗 ８・・コンデンサ １０・・増幅器 １２・・ホトダイオード １４・・負荷抵抗

Claims (6)

【特許請求の範囲】
1. （１）ゲートに入力を受けるようになされ、ソースが接
   地され、ドレインが負荷を介して正電位を受けるように
   接続された第１のショットキゲート電界効果トランジス
   タと、 ソースが接地され、ドレインが前記第１のショットキゲ
   ート電界効果トランジスタのドレインに接続された第２
   のショットキゲート電界効果トランジスタと、 ゲートが前記第１及び第２のショットキゲート電界効果
   トランジスタのドレインに接続され、ドレインが正電位
   を受けるように接続された第３のショットキゲート電界
   効果トランジスタと、前記第３のショットキゲート電界
   効果トランジスタのソースに、レベルシフト用順方向ダ
   イオードを介してドレインが接続され、ゲートとソース
   とが短絡されて負電位を受けるように接続されて定電流
   源を形成する第４のショットキゲート電界効果トランジ
   スタと、 前記第４のショットキゲート電界効果トランジスタのド
   レインと前記第２のショットキゲート電界効果トランジ
   スタのゲートとの間に設けられた帰還路と を具備しており、 前記帰還路がローパスフィルタにより構成されている ことを特徴とするモノリシックＩＣ用増幅回路。
2. （２）前記ローパスフィルタのカットオフ周波数は、モ
   ノリシックＩＣ用増幅回路が処理する信号の通常の下限
   周波数以下であることを特徴とする特許請求の範囲第（
   １）項記載のモノリシックＩＣ用増幅回路。
3. （３）前記ローパスフィルタは、第４のショットキゲー
   ト電界効果トランジスタのドレインと前記第２のショッ
   トキゲート電界効果トランジスタのゲートとの間に接続
   された抵抗と、前記第２のショットキゲート電界効果ト
   ランジスタのゲートに一端が接続され他端が接地された
   コンデンサとから構成されていることを特徴とする特許
   請求の範囲第（１）項または第（２）項記載のモノリシ
   ックＩＣ用増幅回路。
4. （４）前記コンデンサは、ＭＩＭコンデンサであること
   を特徴とする特許請求の範囲第（３）項記載のモノリシ
   ックＩＣ用増幅回路。
5. （５）前記第１及び第２のショットキゲート電界効果ト
   ランジスタのドレインに接続された負荷は、抵抗、また
   は、ショットキゲート電界効果トランジスタで構成され
   たアクティブロードであることを特徴とする特許請求の
   範囲第（１）項から第（４）項までのいずれか１項に記
   載のモノリシックＩＣ用増幅回路。
6. （６）前記第２のショットキゲート電界効果トランジス
   タのゲートと前記第１のショットキゲート電界効果トラ
   ンジスタのゲートとの間に更に帰還抵抗が接続されてい
   ることを特徴とする特許請求の範囲第（１）項から第（
   ５）項までのいずれか１項に記載のモノリシックＩＣ用
   増幅回路。 （６）前記第４のショットキゲート電界効果トランジス
   タのドレインと前記第１のショットキゲート電界効果ト
   ランジスタのゲートとの間に更に帰還抵抗が接続されて
   いることを特徴とする特許請求の範囲第（１）項から第
   （５）項までのいずれか１項に記載のモノリシックＩＣ
   用増幅回路。