JPH01188112A - マイクロ波線形増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はＩＧＨから１００ＧＨｚの非常に広帯域を得る
ように線形モードおよび論理モードで動作すると共に通
常の増幅器と比較して改善された整合回路を有するマイ
クロ波増幅器に関する。この増幅器では増幅段のトラン
ジスタのゲートが、従来通常用いられる抵抗、インダク
タンスおよびコンデンサを有する回路とは異なり、トラ
ンジスタとダイオードのみからなる回路により与えられ
る安定した電圧にバイアスされる。本発明の増幅器はそ
の線形増幅部分が通常論理回路に用いられるものにより
バイアスされるために、線形形と論理形の組合せ形であ
る。

本発明はガリウム砒素でつくられた、あるいは広義には
■−ｖ族の高速物質でつくられたマイクロ波回路に特に
適している。

（従来の技術） Ｇａ　Ａｓでつくられた論理回路は数ＭＨｚから数１０
ＧＨｚの周波数範囲で動作しうろことは知られている。

リング回路では論理インバータは約１０ピコ秒の最少伝
播時間を有することが出来る。

これは、これら論理回路が１００ＧＨｚまでのすべての
周波数をカバーする非常に広い帯域を有することを意味
する。このような広帯域を論理回路が持ちうる理由は互
いに両立しうる論理レベルについて負荷とバイアス素子
が、広帯域性をもつダイオードとトランジスタのような
半導体素子からなるものであるからである。

また線形回路ではマイクロ波トランジスタは非常に高い
周波数までの増幅を可能にするものであることも知られ
ている。

（発明が解決しようとする課題） マイクロ波増幅器に関してはこれらの高周波、広帯域の
利点に反し、本来極めて帯域幅の狭い整合回路、すなわ
ちバイアス回路および負荷回路による問題がある。すな
わち、例えばノ５イアス回路は、本来帯域の狭い抵抗、
インダクタンスおよび容量によりバイアス電圧を与える
のが一般的である。

〔発明の構成〕

（課題を解決するための手段） それ数本発明は非常に広帯域の線形増幅器を得るべく、
増幅段を整合させバイアスするために周知の論理回路を
用いるものである。

詳細には本発明は、入力信号を受けるゲートを有する少
なくとも１個の電界効果トランジスタと増幅器とを含み
、この入力トランジスタのゲートの中性点におけるバイ
アス回路を下記ａ）　、　ｂ）およびＣ）の要件からな
るＢＦＬ形論理回路で形成した、広帯域マイクロ波線形
増幅装置である。

ａ）１個のトランジスタおよびその能働負荷により形成
されそして第１電圧源により付勢されるインバータ。

ｂ）前記インバータの前記トランジスタのドレンに接続
するゲートと少なくとも１個のダイオードおよび電流源
である１個のトランジスタに接続するソースとををする
トランジスタにより形成され、前記第１電圧源と第２の
負電圧源の間とに接続する移相器。

Ｃ）上記入力信号が前記インバータの前記トランジスタ
のゲートおよび前記増幅器の前記入力トランジスタのゲ
ートに同時に加えられるようになっていること、および
前記ゲートが前記移相器の出力点にそして前記ダイオー
ドのカソードと前記電流源であるトランジスタのドレン
にも接続すること。

（作　用） 動作効率を上げるためにマイクロ波トランジスタ（通常
、電界効果形）のゲートは中性点においてそのトランジ
スタの強度／電圧特性曲線に従って正確に選ばれたバイ
アス電圧にバイアスされていなければならないが、この
バイアス電圧は安定していければならない。このバイア
ス電圧は通常チョークと直列となって、接地されたコン
デンサと並列になった抵抗を介して電源から与えられる
。

これら回路素子はモノリシックな集積体において大きな
空間を占めるものである。すなわちＧａＡｓ系のマイク
ロ波集積回路の製造にはこのような素子の使用は望まし
くなく、しかもそれらの帯域は狭いため増幅器の帯域を
制限してしまう。

本発明によれば、マイクロ波増幅器における少なくとも
１個の電界効果トランジスタ（以下、ＦＥＴともいう）
のゲートを移相器入力に接続するＢＦＬ　（バッフアー
トＦＥＴロジック）形インバータからなる周知の論理回
路によりその中性点でバイアスする。入力信号はこのイ
ンバータの入力ＦＥＴのゲートと増幅器の入力ＦＥＴの
移相器の出力に接続するゲートに同時に加えられる。そ
ルで、増幅器のトランジスタのゲートのバイアス電圧が
変化すればＢＦＬゲートと移相器の反応によりこの電圧
からの初期値にもどされる。

更に、この増幅器はＮＯＲ論理ゲートとして、差動増幅
を形成する２個のトランジスタからなる少なくとも１つ
の増幅段を有する。その内の第１のトランジスタのゲー
トに入力信号が入り、第２のトランジスタが上記回路と
同一のインバータと移相器からなる回路を介してこの段
の出力信号によりバイアスされる。この構成によりこの
段の第２トランジスタのバイアス電圧が安定化され、そ
してそれと同時に次段の入力トランジスタのバイアス電
圧も安定化される。この構成では入力と出力が自己整合
するからいくつかの増幅段をカスケード接続することが
出来る。

（実施例） 従来のマイクロ波電界効果トランジスタのバイアス回路
を示す第１図は従来技術により生じる制限を再考するた
めのものである。例えば増幅器の入力トランジスタであ
るＦＥＴはそのゲートに入力信号Ｖ　を受ける。このｖ
ｌは通常５０Ωの入■ カインピーダンス３をもってコンデンサ２を通じてしば
しば加えられる。トランジスターを適正に動作させるた
めに、この段はバイアス電圧源Ｖｐにより与えられる固
定電圧にバイアスされねばならない。しかしながらこの
電圧は図示のような回路または半導体素子ではなく受動
素子を用いる回路を介して加えられる。第１図の場合に
はこのバイアスミ圧Ｖｐはチョーク５と直列となった抵
抗４を介して制限されるが、コンデンサ６が接地点への
結合を防止している。この形のバイアス回路の欠点はチ
ョーク５とコンデンサ６が集積回路のチップ上で大きな
空間を占めることであり、この回路が■−ｖ族系の高速
材料からなる集積マクイロ波回路の場合に特にそれが云
えるのであるが、いずれにしてもチョーク５とコンデン
サ６からなるこの囲路の帯域幅は比較的狭く、それ故こ
のバイアス回路によりバイアスされる増幅器の通過帯域
は制限されてしまう。

それ故、本発明は増幅器を形成する半導体素子と同程度
の通過帯域を有する半導体のみを用いる回路によりバイ
アス電圧を与えるものである。本発明のバイアス回路を
第２図に示す。

トランジスタ１がマイクロ波増幅器の入力トランジスタ
とすると、そのゲートに一般に５０Ωの抵抗３によりコ
ンデンサ２を介して入力信号ｖ１を受けるのであり、前
述の従来回路と条件は同じである。しかしながら中性点
においてこのゲートに加えられるバイアス電圧、すなわ
ち、入力信号のないときのバイアス電圧は移相器入力に
接続するＢＦＬ形インバータからなる回路により得られ
る。ＢＦＬゲートは電圧ｖＤＤを受ける負荷トランジス
タ８によりチャージされる電界効果トランジスタ７から
なる。トランジスタ７のドレンは、ゲートが短絡したト
ランジスタ８のソースに接続する。トランジスタ７のこ
のゲートは増幅器の入力信号をＡ点で受ける。トランジ
スタ７のドレンとトランジスタ８のソースの間の点Ｂに
おいて反転信号がトランジスタ９のゲートに加えられる
。トランジスタ９のドレンには電圧ｖＤＤが加わる。ト
ランジスタ９のソース電圧は周知のように１または２個
のダイオード１０．１１を介して移相を受けるが、移相
量によってはより多くのダイオードを用いてもよい。こ
れらダイオードの内の最後のもののカソードはいわゆる
プルパックトランジスタに接続する。このプルパックト
ランジスタの短絡されたソースとゲートには負電圧ＶＲ
が加えられる。

この移相段の出力となる最後の移相ダイオードとプルパ
ックトランジスタ１２のドレンとの間の共通点が増幅段
の入力トランジスタ１のゲートに接続されるが、この共
通点はＢＦＬゲートの入力トランジスタのゲートが接続
する点Ａに接続される。

インバータ段の入力トランジスタ７の相互コンダクタン
スはＧ７である。能働負荷トランジスタ８は電流ＩＢを
与える。ＶＡを点Ａの電圧、■。

をトランジスタ７のしきい値電圧とすると、電圧ＶＡが
変わると、その変化がＢＦＬインバータ（７，８）によ
り反転されホロワソースとなるトランジスタ９およびダ
イオード１０．１１を介して位相シフトを受ける。この
移相段の反応によりＶＡはその初期値にもどされる。そ
れ故、ダイオード１１、トランジスタ１のゲートおよび
トランジスタ１２のドレンの共通接続点の電圧はＡ点の
電圧となる。平衡状態においては次式が成立する。

ＩＢ−０７（ＶＡ−ＶＴ）　　　・・・−−−−・−（
１）この構成はトランジスタ１の特性曲線に従って選ば
れた固定の最適レベルに増幅段の入力トランジスタ１の
ゲートをバイアスするものである。

第３図は第２図について述べた増幅回路の入力段をなす
バイアス回路を用いる広帯域増幅器の回路図であって、
その股間の整合を行う部分を含んでいる。第３図は点線
で区切られた入力バイアス段、第１増幅段、第１移相段
、第２増幅段、第２移相段、および出力段を有する。ま
ず、移相または整合段を含めてバイアス段と第１増幅段
を考える。２つの増幅段を第３図に示しているが本発明
の増幅器はカスケード形とすることが出来ると共にその
増幅段の数は任意である。

バイアス段は第２図のそれと全く同じである。

ＢＦＬゲートのトランジスタ７はバイアス段と増幅段と
の間の回路のくり返し性を示すために異なった表示をし
ている。

第１増幅段は増幅器の入力トランジスタを構成するトラ
ンジスタ１とトランジスタ１３により形成される差動増
幅器を有する。これら２個のトランジスタのソースは接
地され、ドレンは互いに接続される。これはＢＦＬ論理
回路における２入力ＮＯＲゲートに類するものである。

トランジスタ１．１３に共通のドレンは他のトランジス
タと同様に電圧■ＤＤを受ける活性負荷８０に接続する
。

ゲートに接続する負荷８０のソースはホロワソースとし
てトランジスタ９０のゲートに接続する。

このホロワソースは移相ダイオード１００゜１１０を介
して、トランジスタ１３のゲート、次段の入力トランジ
スタ１４および負電圧ＶＲに接続するソースを有するプ
ルバックトランジスタ１２０のドレンに電流を供給する
。この増幅段ではＢＦＬインバータはトランジスタ１と
８０で形成され、移相機能をもつバイアス段はトランジ
スタ９０、ダイオード１００，１１０およびプルバック
トランジスタ１２０で構成される。このバイアス段と第
１増幅段の相異点はトランジスタ１３がトランジスタ１
と並列になっていることおよびそのゲートが共通点りに
接続することである。トランジスタ８０の一ソース、差
動増幅器（１１゜１３）のドレンおよびホロワトランジ
スタ９０のゲートの共通接続点をＣとすると平衡状態に
おいて １、−１１＋Ｉ１３ が成立する。但し１１とＩ１３はトランジスターと１３
を流れる電流である。

■。−Ｇ、　（ＶＡ−ＶＴ）　＋Ｇ、３（ＶＤ−ＶＴ）
　　　−・曲−＜２＞但しＧ、と０１３はトランジスタ
ーと１３の相互コンダクタンス値、ＶＴは一つの集積回
路のすべてのトランジスタについて共通である。

式（２）は、点りにおける平衡電圧Ｖ、の設定、すなわ
ちトランジスター３と１４のバイアス電圧、従って次段
の入力トランジスタのバイアス電圧の設定を可能にする
ものである。

式（２）を微分することにより、■　は定数であるから ＧｌΔｖＡ＋Ｇ１３ΔＶＤ■０ が得られる。Ａ　１−Ｇ　ｔ　／　Ｇ　ｉａとすると次
式が得られる。

Ａ１は増幅率である。それ故増幅を行うにはＧ１はＧ１
３より大であるべきであるが、Ｇ１３を０１より大とす
ると減衰の問題が生じる。式（３）は、入力電圧Ｖ　が
ΔＶＡだけ変化すると第１増幅段の出力電圧ＶＤが−Ａ
１ΔｖＡとなることを示しており、線形増幅器と全く同
様に動作する。

しかしながら更に、この増幅段の一部は入力バイアス段
と全く同じ動作をするから・電圧Ｖｏはトランジスター
のバイアス電圧ＶＡと同じに安定化する。その結果、次
の増幅段の入力トランジスタ１４のバイアス電圧も増幅
される。それ故数段にわたるカスケード増幅段において
整合が得られる。

ここで第３図のように２つの増幅段を有する増幅器を考
えてみる。第２増幅段は第１増幅段と全く同じに動作し
、そしてトランジスター４と１５からなる差動増幅器と
トランジスタ８１のドレンの共通接続点をＥ１移相ダイ
オード１０１と１１１、トランジスター２１のドレンお
よびトランジスタ１５のゲートに共通の接続点をＦとす
れば次式が得られる。

ｌＥ”■＋４”１５ ■。−６１４（ＶＤ−ＶＴ）＋６１５（ｖｐ−ｖＴ）・
・・・・・・・・（４）ここで６１４と０１５はトラン
ジスタ１４と１５の相互コンダクタンス値、ＶＤは入力
トランジスタ１４のゲート電圧、ＶＦはトランジスタ１
５のゲートに加えられる出力電圧、ｖｌは集積回路のト
ランジスタのすべてについて同一の共通し゛きい値電圧
である。ＶＤは式（２）により一定であるから、式（４
）は電圧Ｖｐを固定するものである。

前述と同様に小振幅信号についての増幅度は次のように
なる。

但し、Ｖ、、−Ａ１Ａ２ＡＶＡである。

これら２つの増幅段は各段についての利得の和である利
得（ｄＢ）を与える。

第２段の点Ｆにおける出力信号はトランジスタ１６で形
成され、例えば５０Ω接続で使用出来る信号出力をつく
ることの出来る最終出力段により増幅される。

〔発明の効果〕

本発明の増幅器は２段の差動増幅器のような線形の区分
とそれ自体周知であるが論理形回路に主として用いられ
る区分とを有する。

論理回路と線形回路のこの組合せにより、股間の整合と
増幅トランジスタの所定バイアス点の保持が可能となる
。

この増幅器は広帯域マイクロ波回路に使用出来るばかり
でなく論理信号の増幅器としても秀れたものである。例
えばディジタル通信においては長距離伝播により信号が
弱められるが、本発明の増幅器によりオンラインでそれ
を増幅し論理信号の再生を行うことが出来るのであり、
これによりこの増幅器により増幅され再整形された論理
信号が得られる。

【図面の簡単な説明】

第１図は従来のマイクロ波電界効果トランジスタのバイ
アス回路図、第２図は本発明のマイクロ波電界効果トラ
ンジスタのバイアス回路図、第３図は本発明による超広
帯域マイクロ波増幅器の回路図である。　　　゛ 出願人代理人　　佐　　藤　　−雄 一 〉

Claims (1)

1. 【特許請求の範囲】 １、入力信号を受けるゲートを有する少なくとも１個の
   電界効果トランジスタと増幅器とを含み、この入力トラ
   ンジスタのゲートの中性点におけるバイアス回路を下記
   ａ）、ｂ）、およびｃ）の要件からなるＢＦＬ形論理回
   路で形成したことを特徴とするマイクロ波線形増幅器。 ａ）１個のトランジスタおよびその能働負荷により形成
   されそして第１電圧源により付勢されるインバータ。 ｂ）このインバータの前記トランジスタのドレンに接続
   するゲートと少なくとも１個のダイオードおよび電流源
   である１個のトランジスタに接続するソースとを有する
   トランジスタにより形成され、前記第１電圧源と第２の
   負電圧源の間に接続する移相器。 ｃ）前記入力信号が前記インバータの前記トランジスタ
   のゲートおよび前記増幅器の前記入力トランジスタのゲ
   ートに同時に加えられるようになっていること、および
   前記ゲートが前記移相器の出力点にそして前記ダイオー
   ドのカソードと前記電流源であるトランジスタのドレン
   にも接続すること。 ２、少なくとも１個の増幅段を含み、その入力トランジ
   スタのゲートが中性点においてＢＦＬ論理回路によりバ
   イアスされるようになっており、そしてこの増幅段が 上記入力トランジスタと第２のトランジスタのソースを
   接地し、ドレンを相互に接続して形成される差動増幅器
   と、 ＢＦＬ形自己整合回路と から成り、前記増幅段の前記入力トランジスタが前記イ
   ンバータの入力トランジスタを形成し、前記ＢＦＬ回路
   の前記移相器の出力が前記差動増幅器の前記第２トラン
   ジスタのゲートと負荷とに接続され、その中性点におけ
   るバイアス電圧が自己整合されて前記入力トランジスタ
   のゲートのバイアス電圧に追従することを特徴とする請
   求項１記載のマイクロ波線形増幅器。 ３、前記入力トランジスタのゲートの中性点におけるバ
   イアス電圧Ｖ＿Ａは、相互コンダクタンスＧ＿７を有す
   る前記インバータのトランジスタを流れる電流をＩ＿Ｂ
   すべてのトランジスタに共通のしきい値電圧をＶ＿Ｔと
   したとき次式 Ｉ＿Ｂ＝Ｇ＿７（Ｖ＿Ａ−Ｖ＿Ｔ） を満足することを特徴とする請求項１記載のマイクロ波
   線形増幅器。 ４、前記ＢＦＬ回路内の移相器は平衡点において前記入
   力トランジスタのゲートの中性点におけるバイアス電圧
   を安定化することを特徴とする請求項１記載のマイクロ
   波線形増幅器。 ５、前記差動増幅器の前記第２のトランジスタのゲート
   の中性点におけるバイアス電圧は、Ｇ＿１を前記入力ト
   ランジスタの相互コンダクタンス、Ｇ＿１＿３を上記差
   動増幅器の第２トランジスタの相互コンダクタンス、Ａ
   ＿１＝Ｇ＿１／Ｇ＿１＿３を増幅率としたとき次式 ΔＶ＿Ｄ＝−（Ｇ＿１／Ｇ＿１＿３）ΔＶ＿Ａ＝−Ａ＿
   １ΔＶ＿Ａにより、入力トランジスタのゲートの中性点
   でのバイアス電圧の関数として自己整合されることを特
   徴とする請求項２記載のマイクロ波線形増幅器。 ６、数段の増幅段がカスケード接続され、中性点でのバ
   イアス電圧が自己整合されることを特徴とする請求項２
   記載のマイクロ波線形増幅器。 ７、前記バイアスおよび自己整合回路の通過帯域は前記
   増幅回路と同一であり、この増幅器のトランジスタのす
   べてが同一技術によりつくられることを特徴とする請求
   項１記載のマイクロ波線形増幅器。 ８、ＧａＡｓのようなIII−Ｖ族の高速材料上に集積回
   路とされることを特徴とする請求項１記載のマイクロ波
   線形増幅器。