JPS6275838A - 可変精度数値デ−タ演算装置 - Google Patents
可変精度数値デ−タ演算装置Info
- Publication number
- JPS6275838A JPS6275838A JP60217058A JP21705885A JPS6275838A JP S6275838 A JPS6275838 A JP S6275838A JP 60217058 A JP60217058 A JP 60217058A JP 21705885 A JP21705885 A JP 21705885A JP S6275838 A JPS6275838 A JP S6275838A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- representative
- internal
- character string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、可変長文字列形式で表現された十進数のため
の可変精度数値データ演算装置に関するものである。
の可変精度数値データ演算装置に関するものである。
従来の技術
従来、計算機の分野で凹刻演算を行う場合、固定長の２
進数により演算されていた。すなわち、数値や文字デー
タは同一のビット数の２進数で表現され、それらが計算
機に入力されて所定の演算を行なっていた。たとえば８
ビツトの語長の計算機では数値を８ビット単位で表現し
、この８ビツトデータを入力させて演算している。
進数により演算されていた。すなわち、数値や文字デー
タは同一のビット数の２進数で表現され、それらが計算
機に入力されて所定の演算を行なっていた。たとえば８
ビツトの語長の計算機では数値を８ビット単位で表現し
、この８ビツトデータを入力させて演算している。
発明が解決しようとする問題点
このように固定長の２進数で演算する場合、演算精度が
マシンに依存して定まってしまい、演算精度を任意に定
めることができない。このため任意の演算精度でデータ
を扱う場合には、固定長の２進数を対象としてソフトウ
ェアで処理しなければならなかった。しかし、ソフトウ
ェアで処理する場合は処理速度が遅くなり高速演算がで
きなかった。またソフトウェアの開発にも多大の労力と
時間を要していた。
マシンに依存して定まってしまい、演算精度を任意に定
めることができない。このため任意の演算精度でデータ
を扱う場合には、固定長の２進数を対象としてソフトウ
ェアで処理しなければならなかった。しかし、ソフトウ
ェアで処理する場合は処理速度が遅くなり高速演算がで
きなかった。またソフトウェアの開発にも多大の労力と
時間を要していた。
本発明は上記の問題を解決するもので、任意の演算精度
で高速に演算処理することを可能とした数値データ演算
装置を提供するものである。
で高速に演算処理することを可能とした数値データ演算
装置を提供するものである。
問題点を解決するための手段
本発明は上記の目的を達成するために、複数の入力用文
字列表現レジスタと、複数の文字列表現データを内部表
現データに変換する手段と、複数の入力用内部表現レジ
スタと、複数の入力用内部表現レジスタのデータに対し
て、演算精度レジスタで指定された精度で、演算子レジ
スタで指定された演算を実行して結果を出力用内部表現
レジスタに出力する内部表現演算装置及び、内部表現形
式で求まった結果を文字列表現形式に変換する文字列表
現化装置とを備えたものである。
字列表現レジスタと、複数の文字列表現データを内部表
現データに変換する手段と、複数の入力用内部表現レジ
スタと、複数の入力用内部表現レジスタのデータに対し
て、演算精度レジスタで指定された精度で、演算子レジ
スタで指定された演算を実行して結果を出力用内部表現
レジスタに出力する内部表現演算装置及び、内部表現形
式で求まった結果を文字列表現形式に変換する文字列表
現化装置とを備えたものである。
作 用
上記構成において、入力用文字列表現レジスタに入力さ
れた可変長の文字列形式で表現された数値データを内部
表現化装置で内部表現形式のデータに変換し、このデー
タを演算精度レジスタより指定された所定の演算精度で
、演算子レジスタからの演算子に従って所定の演算を行
ない、演算結果を文字列表現化装置で文字列表現データ
に変換して出力する。演算精度は演算精度レジスタの内
容を変えることにより任意に設定できる。
れた可変長の文字列形式で表現された数値データを内部
表現化装置で内部表現形式のデータに変換し、このデー
タを演算精度レジスタより指定された所定の演算精度で
、演算子レジスタからの演算子に従って所定の演算を行
ない、演算結果を文字列表現化装置で文字列表現データ
に変換して出力する。演算精度は演算精度レジスタの内
容を変えることにより任意に設定できる。
実施例
以下本発明の実施例について図面とともに詳細に説明す
る。
る。
第２図（ａｊ（ｂ）に−１２，３４５を文字列表現形式
と内部表現形式で表わした場合の例を示す。文字列表現
形式とは、数値を表わす文字列とその先頭を指定するポ
インタ及び、文字列の長さを示す情報から成る。第１図
（ａ＞の例では文字列の長さは１０てあり、文字列は−
０１２，３４５００と表わされている。
と内部表現形式で表わした場合の例を示す。文字列表現
形式とは、数値を表わす文字列とその先頭を指定するポ
インタ及び、文字列の長さを示す情報から成る。第１図
（ａ＞の例では文字列の長さは１０てあり、文字列は−
０１２，３４５００と表わされている。
一方、内部表現形式は１０進数の各桁を表わす０から９
までの値を持つデータ列と、その先頭をから成る。第１
図（ｂ）の例ではデータ列は１２３４５であり、データ
列の長さ情報は５符号情報は−（マイナス）、小数点位
置は２となる。小数点位置はポインタの指定するデータ
から右へ何番目のデータが小数点以下第１位であるかを
示している。内部表現形式ではマイナス符号や小数点や
不要なゼロをデータ列から除き、符号や小数点位置とし
ての情報を持っている。
までの値を持つデータ列と、その先頭をから成る。第１
図（ｂ）の例ではデータ列は１２３４５であり、データ
列の長さ情報は５符号情報は−（マイナス）、小数点位
置は２となる。小数点位置はポインタの指定するデータ
から右へ何番目のデータが小数点以下第１位であるかを
示している。内部表現形式ではマイナス符号や小数点や
不要なゼロをデータ列から除き、符号や小数点位置とし
ての情報を持っている。
第１図は本発明の実施例の構成を示すブロック図である
。第２図において、２つの可変長文字列表現形式の１０
進数データがそれぞれ入力用文字列表現レジスタ１，１
′に入力されると内部表現化装置２，２′が、演算精度
レジスタ３の値より１桁多い内部表現形式のデータに変
換し入力用内部表現レジスタ４，４′に出力する。内部
表現演算装置５は演算精度レジスゲ３の値で定められた
所定のデータ長について演算子レジスタ６の演算子に基
づき、２つの入力用内部表現レジスタ４．４′の値に所
定の凹刻演算を施こし、出力用内部表現レジスタ７に結
果を出力する。文字列表現化装置８は、演算精度レジス
タ３の値に基づき、出力用内部表現レジスタ７の値を所
定の精度の文字列表現形式のデータに変換し出力用文字
列表現レジスタ９に結果として出力する。
。第２図において、２つの可変長文字列表現形式の１０
進数データがそれぞれ入力用文字列表現レジスタ１，１
′に入力されると内部表現化装置２，２′が、演算精度
レジスタ３の値より１桁多い内部表現形式のデータに変
換し入力用内部表現レジスタ４，４′に出力する。内部
表現演算装置５は演算精度レジスゲ３の値で定められた
所定のデータ長について演算子レジスタ６の演算子に基
づき、２つの入力用内部表現レジスタ４．４′の値に所
定の凹刻演算を施こし、出力用内部表現レジスタ７に結
果を出力する。文字列表現化装置８は、演算精度レジス
タ３の値に基づき、出力用内部表現レジスタ７の値を所
定の精度の文字列表現形式のデータに変換し出力用文字
列表現レジスタ９に結果として出力する。
上記演算はバイト単位で指定されたデータ長だけくり返
される。
される。
発明の効果
以上のように本発明は可変長の文字列形式で表現された
データを内部表現データに変換し、このデータに対して
演算精度レジスタで指定されたデータ長ζこついて演算
子レジスタで指定された演算を実行し、演算結果を文字
列表現形式に変換するようにした可変精度数値データ演
算装置で、マシンに依存していた演算精度がマシンによ
らず、任意の演算精度で演算を行なうことができるよう
になる。また、高精度の演算が要求されるプログラムの
処理速度は向上し、そのようなソフトウェアの開発に要
する時間をも削減できる等の利点があり、その工業的価
値は犬である。
データを内部表現データに変換し、このデータに対して
演算精度レジスタで指定されたデータ長ζこついて演算
子レジスタで指定された演算を実行し、演算結果を文字
列表現形式に変換するようにした可変精度数値データ演
算装置で、マシンに依存していた演算精度がマシンによ
らず、任意の演算精度で演算を行なうことができるよう
になる。また、高精度の演算が要求されるプログラムの
処理速度は向上し、そのようなソフトウェアの開発に要
する時間をも削減できる等の利点があり、その工業的価
値は犬である。
第１図は本発明による可変精度数値データ演算装置の実
施例を示すブロック図、第２図は文字表現形式と内部表
現形式の表現方法を説明する図である。 １．１′・・・入力用文字列表現レジスタ、２，２′・
・・内部表現化装置、３・、演算精度レジスタ、４，４
′・・・入力用内部表現レジスタ、５・・・内部表現演
算装置、６・・・演算子レジスタ、７・・・出力用内部
表現しジスタ、８・・・文字列表現化装置、９・・・出
力用文字列表現レジスタ。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図
施例を示すブロック図、第２図は文字表現形式と内部表
現形式の表現方法を説明する図である。 １．１′・・・入力用文字列表現レジスタ、２，２′・
・・内部表現化装置、３・、演算精度レジスタ、４，４
′・・・入力用内部表現レジスタ、５・・・内部表現演
算装置、６・・・演算子レジスタ、７・・・出力用内部
表現しジスタ、８・・・文字列表現化装置、９・・・出
力用文字列表現レジスタ。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図
Claims (1)
- 可変長の文字列表現データを保持する文字列表現レジス
タと、文字列表現データを内部表現データに変換する内
部表現化装置と、演算精度レジスタおよび演算子レジス
タよりのデータに従つて内部表現データに所定の演算精
度で演算を施す内部表現演算装置と、演算結果を文字列
表現に変換する文字列表現化装置とを備えたことを特徴
とする可変精度数値データ演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217058A JPS6275838A (ja) | 1985-09-30 | 1985-09-30 | 可変精度数値デ−タ演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217058A JPS6275838A (ja) | 1985-09-30 | 1985-09-30 | 可変精度数値デ−タ演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6275838A true JPS6275838A (ja) | 1987-04-07 |
Family
ID=16698167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60217058A Pending JPS6275838A (ja) | 1985-09-30 | 1985-09-30 | 可変精度数値デ−タ演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6275838A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02293928A (ja) * | 1989-05-08 | 1990-12-05 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| US7716267B2 (en) | 2004-08-30 | 2010-05-11 | Casio Computer Co., Ltd. | Decimal computing apparatus, electronic device connectable decimal computing apparatus, arithmetic operation apparatus, arithmetic operation control apparatus, and program-recorded recording medium |
| WO2018116483A1 (ja) * | 2016-12-21 | 2018-06-28 | 和己 阿部 | １１進法以上の位取り記数法にてコンピュータ内部に表現された数値を用いた計算 |
-
1985
- 1985-09-30 JP JP60217058A patent/JPS6275838A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02293928A (ja) * | 1989-05-08 | 1990-12-05 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| US7716267B2 (en) | 2004-08-30 | 2010-05-11 | Casio Computer Co., Ltd. | Decimal computing apparatus, electronic device connectable decimal computing apparatus, arithmetic operation apparatus, arithmetic operation control apparatus, and program-recorded recording medium |
| US8316067B2 (en) | 2004-08-30 | 2012-11-20 | Casio Computer Co., Ltd. | Decimal computing apparatus, electronic device connectable decimal computing apparatus, arithmetic operation apparatus, arithmetic operation control apparatus, and program-recorded recording medium |
| WO2018116483A1 (ja) * | 2016-12-21 | 2018-06-28 | 和己 阿部 | １１進法以上の位取り記数法にてコンピュータ内部に表現された数値を用いた計算 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8392489B2 (en) | ASCII to binary floating point conversion of decimal real numbers on a vector processor | |
| JPS6275838A (ja) | 可変精度数値デ−タ演算装置 | |
| WO2023113445A1 (ko) | 부동 소수점 연산 방법 및 장치 | |
| US8078658B2 (en) | ASCII to binary decimal integer conversion in a vector processor | |
| US3937941A (en) | Method and apparatus for packed BCD sign arithmetic employing a two's complement binary adder | |
| US6128636A (en) | Method for interfacing floating point and integer processes in a computer system | |
| JP2820701B2 (ja) | ２進数への変換方法 | |
| JPH0789314B2 (ja) | 浮動小数点条件符号生成方式 | |
| JPS63197218A (ja) | プライオリテイ・エンコ−ダ | |
| JPS623330A (ja) | 加算器 | |
| JPH02165225A (ja) | 精度つき浮動小数点数演算処理装置 | |
| JPH01297721A (ja) | 実数データの変換装置 | |
| JP2606580B2 (ja) | 数値データ演算方法 | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| JPS642970B2 (ja) | ||
| JP3055558B2 (ja) | ｎビット演算装置 | |
| JPH02158829A (ja) | デイジタル信号の論理演算処理方式 | |
| JPH02230320A (ja) | データ処理装置 | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| Jackson | The Maniac | |
| JPH0275084A (ja) | パターンマッチング用類似度演算回路 | |
| JPH05313859A (ja) | マイクロプロセッサ | |
| JPH01159727A (ja) | データ処理装置 | |
| JPH07271558A (ja) | 数値演算装置 | |
| JPH0462631A (ja) | 演算制御装置 |