JPH01297721A - 実数データの変換装置 - Google Patents
実数データの変換装置Info
- Publication number
- JPH01297721A JPH01297721A JP63128794A JP12879488A JPH01297721A JP H01297721 A JPH01297721 A JP H01297721A JP 63128794 A JP63128794 A JP 63128794A JP 12879488 A JP12879488 A JP 12879488A JP H01297721 A JPH01297721 A JP H01297721A
- Authority
- JP
- Japan
- Prior art keywords
- code
- number data
- real number
- format
- decimal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
計韓機上での実数データの表現形式を変換する実数デー
タの変換装置に関し、 有効桁を正確に伝えることができ、アンダー７０−及び
オーバーフローを防止する表現形式に実数データを変換
することを目的とし、 符号、小数点及び最大Ｎ（Ｎは２以上の整数）桁の数値
部々を複数ビットのコードで表わすコード形式の実数デ
ータを、符号ビットを含む属性部と小数点位置を整数で
示す小数点位置指示部とＮ桁の数値部々を複数ビットで
表わす数値部とよりなる表現形式の実数データに変換す
る実数データの変換装置であって、該コード形式の実数
データ中の最大Ｎ桁の数値のみを順次取り出し該数値部
に右詰めで格納する数値変換手段と、該＝１−′ド形式
の実数データ中の最下位桁の数値の＝１−ド位置から小
数点のコード位置までの桁数を泪数し−Ｃ１その計数値
を該小数点位置指示部に格納づる小数点位置変換手段と
、該コード形式の実数データ中の符号のコードを判別し
て該属性部の稍号ビットを設定する符号変換手段とを有
し構成Ｊ−る。
タの変換装置に関し、 有効桁を正確に伝えることができ、アンダー７０−及び
オーバーフローを防止する表現形式に実数データを変換
することを目的とし、 符号、小数点及び最大Ｎ（Ｎは２以上の整数）桁の数値
部々を複数ビットのコードで表わすコード形式の実数デ
ータを、符号ビットを含む属性部と小数点位置を整数で
示す小数点位置指示部とＮ桁の数値部々を複数ビットで
表わす数値部とよりなる表現形式の実数データに変換す
る実数データの変換装置であって、該コード形式の実数
データ中の最大Ｎ桁の数値のみを順次取り出し該数値部
に右詰めで格納する数値変換手段と、該＝１−′ド形式
の実数データ中の最下位桁の数値の＝１−ド位置から小
数点のコード位置までの桁数を泪数し−Ｃ１その計数値
を該小数点位置指示部に格納づる小数点位置変換手段と
、該コード形式の実数データ中の符号のコードを判別し
て該属性部の稍号ビットを設定する符号変換手段とを有
し構成Ｊ−る。
本発明は実数データの変換装置に関し、計算機上での実
数データの表視形式を変換する実数データの変換装置に
関覆る。
数データの表視形式を変換する実数データの変換装置に
関覆る。
近年、訓算機を用いて人出の各種ｆ−夕を迅速に統ｈ１
処理し、評価する技術が要求されている。
処理し、評価する技術が要求されている。
測定時の有効桁数が意味を持っている実数データを取り
扱う場合には、常にこの有効桁数に注意Ｊる必要がある
。
扱う場合には、常にこの有効桁数に注意Ｊる必要がある
。
従来においては、第７図（Ａ）に示す如く、符号部Ｓ、
指数部Ｆ、仮数部Ｍに分離して表現する浮動小数点形式
、同図（Ｂ）に示す如く、４ビツトコードで符号、小数
点、数値（１０進数）を１文字ずつ表現づる４ビツトコ
ード形式等で実数データを表現している。
指数部Ｆ、仮数部Ｍに分離して表現する浮動小数点形式
、同図（Ｂ）に示す如く、４ビツトコードで符号、小数
点、数値（１０進数）を１文字ずつ表現づる４ビツトコ
ード形式等で実数データを表現している。
上記の浮動小数点形式では、指数部Ｅの値がａ」−２６
で、仮数部Ｍの各４ビツトの値が夫々ｂ１〜ｂ６である
とぎ実数データの値Ｘは次式の如く表わされる。
で、仮数部Ｍの各４ビツトの値が夫々ｂ１〜ｂ６である
とぎ実数データの値Ｘは次式の如く表わされる。
Ｘ ＝ １６ａｘ （ｂ１／１６＋ｂ２／１６２＋
ｂ３／１６３＋ｂ４／１６４ ＋ｂ５／１６５
−ト ｂ６／１６６ ）上記の４ビット］−ド形式
では各４ピツ１−で表わされる１６進数Ｏ〜９が１０進
数のＯ〜９を表わし、１６進数Ａが小数点、１６進数Ｂ
が「」−」、１６進数Ｃが１−１を夫々表わす。
ｂ３／１６３＋ｂ４／１６４ ＋ｂ５／１６５
−ト ｂ６／１６６ ）上記の４ビット］−ド形式
では各４ピツ１−で表わされる１６進数Ｏ〜９が１０進
数のＯ〜９を表わし、１６進数Ａが小数点、１６進数Ｂ
が「」−」、１６進数Ｃが１−１を夫々表わす。
浮動小数点形式では仮数部の何桁までが有効桁なのかを
伝えることができないという問題がある。
伝えることができないという問題がある。
また、例えば実数値ｒｏ、１０ｊを表現Ｊるとき仮数部
Ｍの各４ビツトｂ１〜ｂ６は１６進で［ＣＯ”Ｏ’１２
３ Ａ’５ Ｊどなり、これは実数値［０，１００００
００２４Ｊを表わすもので誤差を含んでいる。またこれ
を倍精度で表現しても誤差をなくすことは不可能である
という問題がある。
Ｍの各４ビツトｂ１〜ｂ６は１６進で［ＣＯ”Ｏ’１２
３ Ａ’５ Ｊどなり、これは実数値［０，１００００
００２４Ｊを表わすもので誤差を含んでいる。またこれ
を倍精度で表現しても誤差をなくすことは不可能である
という問題がある。
また、４ビツトコード形式では有効桁の最下桁を第７図
（Ａ）の２８ビツトからの４ビツトに置いて有効桁を表
わずことも可能゛であるが、例えば実数値１” ０．０
００６ Ｊの単位がμＶであるとして、これをｒｌ／に
単位変換すると「０００００００」だりしか表現できず
、小数点以下７桁目の１６」は切捨てられてアンダーツ
１コーが生じ、また逆にオーバーしローを生じるという
問題がある。
（Ａ）の２８ビツトからの４ビツトに置いて有効桁を表
わずことも可能゛であるが、例えば実数値１” ０．０
００６ Ｊの単位がμＶであるとして、これをｒｌ／に
単位変換すると「０００００００」だりしか表現できず
、小数点以下７桁目の１６」は切捨てられてアンダーツ
１コーが生じ、また逆にオーバーしローを生じるという
問題がある。
本発明は上記の点に鑑みなされたもので、有効桁を正確
に伝えることができ、アンターフロー及びオーバーゲー
を防止する□表ツ形式に２リデータを変換する実数デー
タの変換装置を提供覆ることを目的とする。
に伝えることができ、アンターフロー及びオーバーゲー
を防止する□表ツ形式に２リデータを変換する実数デー
タの変換装置を提供覆ることを目的とする。
第１図は本発明装置の一実施例の原理ブロック図を示す
。同図中、符号、小数点及び最大Ｎ（Ｎは２以上の整数
）桁の数値部々を複数ビットのコードで表わすコード形
式の実数データ５０は、ＣＰＵ１０によって、符号ビッ
トを含む属性部４０と小数点位置を整数で示す小数点位
置指示部４１とＮ桁の数値部々を複数ビットで表わす数
値部４２とよりなる表視形式の実数データ５１に変換さ
れる。
。同図中、符号、小数点及び最大Ｎ（Ｎは２以上の整数
）桁の数値部々を複数ビットのコードで表わすコード形
式の実数データ５０は、ＣＰＵ１０によって、符号ビッ
トを含む属性部４０と小数点位置を整数で示す小数点位
置指示部４１とＮ桁の数値部々を複数ビットで表わす数
値部４２とよりなる表視形式の実数データ５１に変換さ
れる。
ＣＰＵ１０内の数値変換手段１０ａはコード形式の実数
データ中の最大Ｎ桁の数値のみを順次取り出し数値部４
２に右詰めで格納する。
データ中の最大Ｎ桁の数値のみを順次取り出し数値部４
２に右詰めで格納する。
小数点位置変換手段１０’ｂは′、コード形式の実数デ
ータ５０中の最下位桁の数値のコード位置から小数点の
コード位置までの桁数を計数して、その計数値を小数点
位置指示部４１に格納する。
ータ５０中の最下位桁の数値のコード位置から小数点の
コード位置までの桁数を計数して、その計数値を小数点
位置指示部４１に格納する。
符号変換手段１”Ｏｃは、コード形式の実数データ５０
中の符号のコードを判別して属性部４０の符号ビットを
設定する。
中の符号のコードを判別して属性部４０の符号ビットを
設定する。
本発明装置によれば、属性部４０、小数点位ｌ指示部４
１、数値部４２よりなる実数データ５１が得られ、この
実数データは単位変換を行なっても小数点位置指示部４
１の値だりが変化し、数値部４２に有効桁の数値が常に
保持される。
１、数値部４２よりなる実数データ５１が得られ、この
実数データは単位変換を行なっても小数点位置指示部４
１の値だりが変化し、数値部４２に有効桁の数値が常に
保持される。
（実施例〕
まず、本発明の実数データの変換装置の［要を説明する
に、第２図は本発明装置の一実施例のシステム構成図を
示す。
に、第２図は本発明装置の一実施例のシステム構成図を
示す。
第２図において、１０はＣＰ Ｕであり、１１〜１３夫
々は記憶装置である。記憶装置１１には第３図に示す処
理を実行するプログラムが格納されており、ｃｐｕｌｏ
によってステップ毎に読出され実行される。記憶装置１
２には変換前の実数データが記憶され、記憶装置１３に
は本発明装置で得られた変換後の実数データが記憶され
る。
々は記憶装置である。記憶装置１１には第３図に示す処
理を実行するプログラムが格納されており、ｃｐｕｌｏ
によってステップ毎に読出され実行される。記憶装置１
２には変換前の実数データが記憶され、記憶装置１３に
は本発明装置で得られた変換後の実数データが記憶され
る。
ＣＰＵ１０の変換処理で得られた変換後のデータはＣＰ
Ｕ１０からプリンタ１４に供給され、ここでプリント表
示される。
Ｕ１０からプリンタ１４に供給され、ここでプリント表
示される。
第３図は本発明装置の一実施例のフローチャートを示す
。
。
同図中、測定された実数は第７図（Ｂ）に示す形式の例
えばＥＢＣＤＩＣコード又はＡＳＣＩＩコード８バイト
で第４図（Ａ）に示す如きコードデータ領域に入力され
ている。…ず、ステップ２０では第４図（Ｂ）に示す如
きρバイトのワーク領域をスペースクリアし、更にワー
ク領域の最上位バイト（左端）からのバイト数を示す変
数Ｍにｒ９Ｊをセットし、ワーク領域での小数点のバイ
ト位置を示す変数ＮＰＲＤに「８」をセットする（ステ
ップ２１）。
えばＥＢＣＤＩＣコード又はＡＳＣＩＩコード８バイト
で第４図（Ａ）に示す如きコードデータ領域に入力され
ている。…ず、ステップ２０では第４図（Ｂ）に示す如
きρバイトのワーク領域をスペースクリアし、更にワー
ク領域の最上位バイト（左端）からのバイト数を示す変
数Ｍにｒ９Ｊをセットし、ワーク領域での小数点のバイ
ト位置を示す変数ＮＰＲＤに「８」をセットする（ステ
ップ２１）。
この後、変数Ｎをｒ８ＪからｒＩＪずつ減じて「１」と
なるまでステップ２２〜２５を繰り返す。
なるまでステップ２２〜２５を繰り返す。
ステップ２２ではコードデータ領域のＮバイト目がスペ
ースであるかどうか判別し、スペースでなければ変数Ｍ
を１１」だけ減じ（ステップ２３）、コードデータ領域
のＮバイト目をワーク領域のＭバイト目に格納しくステ
ップ２４）、変数Ｍの値を変数ＮＰＲＤに格納する（ス
テップ２５）。
ースであるかどうか判別し、スペースでなければ変数Ｍ
を１１」だけ減じ（ステップ２３）、コードデータ領域
のＮバイト目をワーク領域のＭバイト目に格納しくステ
ップ２４）、変数Ｍの値を変数ＮＰＲＤに格納する（ス
テップ２５）。
スアツ、ブ２５の終了又はステップ２２でスペースと判
別された場合はステップ２２に移行しで繰り返しを行な
う。これによってワーク領域に８バイトの実数データが
右詰めされる。上記のステップ２０〜２５は次のステッ
プ２６をも含めて所謂前処理である。
別された場合はステップ２２に移行しで繰り返しを行な
う。これによってワーク領域に８バイトの実数データが
右詰めされる。上記のステップ２０〜２５は次のステッ
プ２６をも含めて所謂前処理である。
この後、第４図（Ｃ）に示す４バイトで最上位ビット（
左端）から４ビツト毎に１−１」〜［−８」の格納位置
を持つ変換後データ領域をゼロクリアし、かつ符号フラ
グに正を表わすｖ Ｏｖをセットする（ステップ２６）
。更に、変数Ｎを「１」から「１」ずつ増加させて「８
」となるまでステップ２７〜３２を繰り返す。ステップ
２７ではワーク領域のＮバイト目がスペース又は小数点
又は符号「＋」であるかどうかを判別し、いずれでもな
い場合には符号「−」であるかどうかを判別しくステッ
プ２８）、符号「−」でない場合は変換ＮＰＲＤが「８
」であるか又は変＃ＩＡＮより小さいかを判別する（ス
テップ２９）。ステップ２９を満足しない場合はワーク
領域のＮバイト目の下位４ビツトを変換データ領域の格
納位置Ｎ、 −１−１に格納しくステップ３０）、満足
する場合はワーク領域のＮバイト目の下位４ビツトを格
納位置Ｎに格納する（ステップ３１）、。なお、Ｅ Ｂ
、Ｃ，、Ｄ ｊＣコード及びＡＳＣｆｆコードでは１０
進数ｒＯＪ〜「９」夫々を表わす、各バイトの下位４ビ
ツトがその数値を１６進で表示している。
左端）から４ビツト毎に１−１」〜［−８」の格納位置
を持つ変換後データ領域をゼロクリアし、かつ符号フラ
グに正を表わすｖ Ｏｖをセットする（ステップ２６）
。更に、変数Ｎを「１」から「１」ずつ増加させて「８
」となるまでステップ２７〜３２を繰り返す。ステップ
２７ではワーク領域のＮバイト目がスペース又は小数点
又は符号「＋」であるかどうかを判別し、いずれでもな
い場合には符号「−」であるかどうかを判別しくステッ
プ２８）、符号「−」でない場合は変換ＮＰＲＤが「８
」であるか又は変＃ＩＡＮより小さいかを判別する（ス
テップ２９）。ステップ２９を満足しない場合はワーク
領域のＮバイト目の下位４ビツトを変換データ領域の格
納位置Ｎ、 −１−１に格納しくステップ３０）、満足
する場合はワーク領域のＮバイト目の下位４ビツトを格
納位置Ｎに格納する（ステップ３１）、。なお、Ｅ Ｂ
、Ｃ，、Ｄ ｊＣコード及びＡＳＣｆｆコードでは１０
進数ｒＯＪ〜「９」夫々を表わす、各バイトの下位４ビ
ツトがその数値を１６進で表示している。
また、ステップ２８で符号「−」と判別された場合は符
号フラグに負を表わす７１７をセットする（ステップ３
２） 。
号フラグに負を表わす７１７をセットする（ステップ３
２） 。
ステップ３０，３１．３２夫々の終了又はステップ２７
でスペース又は小数点又は符号「＋」と判別された場合
はステップ２７に移行して繰り返しを行なう。
でスペース又は小数点又は符号「＋」と判別された場合
はステップ２７に移行して繰り返しを行なう。
これによって変換データ領域には各４ビツトを１６進で
表わす数値が右詰めされる。
表わす数値が右詰めされる。
更に、ステップ３３で（８−ＮＰＲＤ）の値を後述する
小数点位置指示部４１に格納し、処理を終了する。
小数点位置指示部４１に格納し、処理を終了する。
ここで、ステップ２１〜２６，３０．３１が数値変換手
段１０ａに対応し、ステップ２６．３２が符号変換手段
１０Ｃに対応し、ステップ２１へ・２５．３３が小数点
位置変換手段１０ｂに対応している。
段１０ａに対応し、ステップ２６．３２が符号変換手段
１０Ｃに対応し、ステップ２１へ・２５．３３が小数点
位置変換手段１０ｂに対応している。
どころで、第７図（Ａ）に示す形式の実数データの場合
は例えば７ｎ−ｔ〜シランお（プる変換命令ＦＴ１１．
ＴＩによって第４図（Ｂ）に示Ｊ如き文字形式に変換し
て第３図の処理を実行づる。
は例えば７ｎ−ｔ〜シランお（プる変換命令ＦＴ１１．
ＴＩによって第４図（Ｂ）に示Ｊ如き文字形式に変換し
て第３図の処理を実行づる。
また、測定機器によって浮動小数点形式が異なる場合に
は、−担第７図（Ａ）の形式に変換した後、変換命令Ｆ
ＴＴ１．Ｔによる文字形式への変換を行ない、第３図の
処理を行なう。
は、−担第７図（Ａ）の形式に変換した後、変換命令Ｆ
ＴＴ１．Ｔによる文字形式への変換を行ない、第３図の
処理を行なう。
上記第３図の処理によって得られる変換後の実数データ
は第５図に示す形式どされる。
は第５図に示す形式どされる。
第５図において、実数データは８バイトで表わされ、２
バイ１〜の属性部４０と、２バイ１への小数点位置指示
部４１と、４バイトの数値部４２とより構成される。
バイ１〜の属性部４０と、２バイ１への小数点位置指示
部４１と、４バイトの数値部４２とより構成される。
属性部４０は実数データの属性を表わしており、そのう
ちの１ビツトが符号フラグとされており、ステップ２６
．３２ではこの符号フラグの設定が行なわれる。
ちの１ビツトが符号フラグとされており、ステップ２６
．３２ではこの符号フラグの設定が行なわれる。
小数点位置指示部４１は２バイトの整数値で数値部４２
の最下桁（右端の４ビツト）を基準とする小数点の位置
を指示する。例えばこの指示部４１の値がｒＯＪのとき
最下桁の右に小数点があり最下桁が一位であることを表
わし、「＋１」のとき最下桁より１桁上位の桁の左に小
数点があり最下桁が十分の一位であることを表わし、「
−１」のとき最下桁より１桁下位の桁の左に小数点があ
り最下桁が１位であることを表わす。
の最下桁（右端の４ビツト）を基準とする小数点の位置
を指示する。例えばこの指示部４１の値がｒＯＪのとき
最下桁の右に小数点があり最下桁が一位であることを表
わし、「＋１」のとき最下桁より１桁上位の桁の左に小
数点があり最下桁が十分の一位であることを表わし、「
−１」のとき最下桁より１桁下位の桁の左に小数点があ
り最下桁が１位であることを表わす。
数値部４２は４ビツトで１桁の数値を表わし、全体で８
桁の数値を有効桁まで表わしており第４図（Ｃ）に示す
変換データ領域が即ちこの数値部４２である。
桁の数値を有効桁まで表わしており第４図（Ｃ）に示す
変換データ領域が即ちこの数値部４２である。
例えば有効桁数５桁の実数ｒ−１４０００４を表わす場
合、符号ピッ１へは７１７となり、小数点位置指示部４
１の整数値は「−３」となり、整数部４２の上位３バイ
１−はオールゼロ、整数部４２の格納位置７番目、８番
目夫々の４ビツトが１６進数の「１４」となる。
合、符号ピッ１へは７１７となり、小数点位置指示部４
１の整数値は「−３」となり、整数部４２の上位３バイ
１−はオールゼロ、整数部４２の格納位置７番目、８番
目夫々の４ビツトが１６進数の「１４」となる。
この実数ｒ−１４０００Ｊ （７）単位が（ｍＶ）ｒあ
るとして、これを単位（Ｖ）に単位変換すると、小数点
位置指示部４１の整数値が「０」となるだりで属性部４
０及び数値部４２は何ら変化せず、数値部４２の数値か
ら有効桁数が５桁であることを知り得る。
るとして、これを単位（Ｖ）に単位変換すると、小数点
位置指示部４１の整数値が「０」となるだりで属性部４
０及び数値部４２は何ら変化せず、数値部４２の数値か
ら有効桁数が５桁であることを知り得る。
第６図（Ａ）にはプリンタ１４による測定実数値の単位
（ｍＶ）のプリント表示例を示し、同図（Ｂ）に単位（
Ｖ）のプリン１〜表示例全表示。同図（Ａ）、（Ｂ）夫
々において、測定実数値の１行目は有効桁数３桁、２行
目は有効桁数４桁、３行目は有効桁数２桁である。
（ｍＶ）のプリント表示例を示し、同図（Ｂ）に単位（
Ｖ）のプリン１〜表示例全表示。同図（Ａ）、（Ｂ）夫
々において、測定実数値の１行目は有効桁数３桁、２行
目は有効桁数４桁、３行目は有効桁数２桁である。
このように第５図の形式の実数データは有効桁を正確に
伝えることができ、この有効桁内に誤差を含んでいない
。また単位変換によってアンダーフロー及びオーバーフ
ローを生じることがない。
伝えることができ、この有効桁内に誤差を含んでいない
。また単位変換によってアンダーフロー及びオーバーフ
ローを生じることがない。
上述の如く、本発明の実数データの変換装置によれば、
属性部と小数点位置指示部と数値部とよりなる実数デー
タが得られ、数値部には有効桁の数値がコードで格納さ
れるため、有効桁を正確に伝えることができ、アンダー
フロー及びオーバーフローを防止でき、実用上きわめて
有用である。
属性部と小数点位置指示部と数値部とよりなる実数デー
タが得られ、数値部には有効桁の数値がコードで格納さ
れるため、有効桁を正確に伝えることができ、アンダー
フロー及びオーバーフローを防止でき、実用上きわめて
有用である。
第１図は本発明装置の原理ブロック図、第２図は本発明
装置の一実施例のシステム構成図、 第３図は本発明装置の一実施例のフローヂャート、 第４図は本発明装置を説明するだめの図、第５図は本発
明装置で得られる実数データの表現形式を示す図、 第６図は第５図の形式の実数のプリント表示例を示す図
、 第７図は従来の実数データの表現形式を示す図である。 図において、 １０はｃｐｕ。 １１〜１３は記憶装置、 １４はプリンタ、 ２０〜３３はステップ、 ４０は属性部、 ４１は小数点位置指示部、 ４２は数値部 を示す。 特許出願人 富 士 通 株式会社
装置の一実施例のシステム構成図、 第３図は本発明装置の一実施例のフローヂャート、 第４図は本発明装置を説明するだめの図、第５図は本発
明装置で得られる実数データの表現形式を示す図、 第６図は第５図の形式の実数のプリント表示例を示す図
、 第７図は従来の実数データの表現形式を示す図である。 図において、 １０はｃｐｕ。 １１〜１３は記憶装置、 １４はプリンタ、 ２０〜３３はステップ、 ４０は属性部、 ４１は小数点位置指示部、 ４２は数値部 を示す。 特許出願人 富 士 通 株式会社
Claims (1)
- 【特許請求の範囲】 符号、小数点及び最大Ｎ（Ｎは２以上の整数）桁の数値
夫々を複数ビットのコードで表わすコード形式の実数デ
ータを、符号ビットを含む属性部（４０）と小数点位置
を整数で示す小数点位置指示部（４１）とＮ桁の数値夫
々を複数ビットで表わす数値部（４２）とよりなる表現
形式の実数データに変換する実数データの変換装置であ
つて、該コード形式の実数データ中の最大Ｎ桁の数値の
みを順次取り出し該数値部（４２）に右詰めで格納する
数値変換手段（１０ａ）と、 該コード形式の実数データ中の最下位桁の数値のコード
位置から小数点のコード位置までの桁数を計数して、そ
の計数値を該小数点位置指示部（４１）に格納する小数
点位置変換手段（１０ｂ）該コード形式の実数データ中
の符号のコードを判別して該属性部（４０）の符号ビッ
トを設定する符号変換手段（１０ｃ）とを有することを
特徴とする実数データの変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128794A JPH01297721A (ja) | 1988-05-26 | 1988-05-26 | 実数データの変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128794A JPH01297721A (ja) | 1988-05-26 | 1988-05-26 | 実数データの変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297721A true JPH01297721A (ja) | 1989-11-30 |
Family
ID=14993608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128794A Pending JPH01297721A (ja) | 1988-05-26 | 1988-05-26 | 実数データの変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004213622A (ja) * | 2002-12-27 | 2004-07-29 | Arm Ltd | 固定小数点表示と浮動小数点表示との間で数を変換するデータ処理装置および方法 |
| JP2009093631A (ja) * | 2007-09-20 | 2009-04-30 | Canon Inc | 文書符号化装置、文書符号化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56159734A (en) * | 1980-05-13 | 1981-12-09 | Casio Comput Co Ltd | Arithmetic system |
| JPS63113726A (ja) * | 1986-10-31 | 1988-05-18 | Hitachi Ltd | 演算処理装置 |
-
1988
- 1988-05-26 JP JP63128794A patent/JPH01297721A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56159734A (en) * | 1980-05-13 | 1981-12-09 | Casio Comput Co Ltd | Arithmetic system |
| JPS63113726A (ja) * | 1986-10-31 | 1988-05-18 | Hitachi Ltd | 演算処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004213622A (ja) * | 2002-12-27 | 2004-07-29 | Arm Ltd | 固定小数点表示と浮動小数点表示との間で数を変換するデータ処理装置および方法 |
| JP2009093631A (ja) * | 2007-09-20 | 2009-04-30 | Canon Inc | 文書符号化装置、文書符号化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10782932B2 (en) | Round for reround mode in a decimal floating point instruction | |
| US9804823B2 (en) | Shift significand of decimal floating point data | |
| US9461668B2 (en) | Decomposition of decimal floating point data | |
| US8423595B2 (en) | Convert significand of decimal floating point data to packed decimal format | |
| US7584170B2 (en) | Converting numeric values to strings for optimized database storage | |
| US8468184B2 (en) | Extract biased exponent of decimal floating point data | |
| EP0703674A2 (en) | Method and apparatus for numeric-to-string conversion | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| US20070180004A1 (en) | Apparatus and method for precision binary numbers and numerical operations | |
| JPH01297721A (ja) | 実数データの変換装置 | |
| US20060179098A1 (en) | System and method for reduction of leading zero detect for decimal floating point numbers | |
| EP0274102B1 (en) | Method of detecting and correcting an error in a digital computer | |
| EP0052757A2 (en) | Method of decoding phrases and obtaining a readout of events in a text processing system | |
| US6128636A (en) | Method for interfacing floating point and integer processes in a computer system | |
| JPS6275838A (ja) | 可変精度数値デ−タ演算装置 | |
| JP2606580B2 (ja) | 数値データ演算方法 | |
| JPH0275084A (ja) | パターンマッチング用類似度演算回路 | |
| JPH02165225A (ja) | 精度つき浮動小数点数演算処理装置 | |
| JPS6126135A (ja) | 浮動小数点デ−タ変換回路 | |
| JPH07248898A (ja) | スケールファクタ算出方法 | |
| Lewin et al. | Data representation and computer arithmetic | |
| Grossman et al. | Computer Representation and Arithmetic | |
| JPS58225434A (ja) | 小数点のある整数値の処理方法 | |
| JPS60105038A (ja) | 文字データの文字数計数装置 | |
| JPH07117892B2 (ja) | シフタ |