JPS6275532A - 基板の製造方法 - Google Patents

基板の製造方法

Info

Publication number
JPS6275532A
JPS6275532A JP60216542A JP21654285A JPS6275532A JP S6275532 A JPS6275532 A JP S6275532A JP 60216542 A JP60216542 A JP 60216542A JP 21654285 A JP21654285 A JP 21654285A JP S6275532 A JPS6275532 A JP S6275532A
Authority
JP
Japan
Prior art keywords
pattern
substrate
information
laser
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60216542A
Other languages
English (en)
Inventor
Yasuo Matsuoka
康男 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60216542A priority Critical patent/JPS6275532A/ja
Publication of JPS6275532A publication Critical patent/JPS6275532A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は基板の製造方法に関するもので、特に半導体装
置を得るガラスマスク基板を使用する際に有効なもので
ある。
〔発明の技術的背景とその問題点〕
従来、集積回路等を得るガラスマスク基板(以下基板と
略す)を製造する場合、その製造方法、処理情報、検査
または評価情報、更にはその結果等に別のシート等に人
間が記載して、基板といっしょに平行して流している。
このように従来は、上記情報を基板といっしょに平行し
て工程中を流しているため、その取り扱いが複雑であり
、複数の基板とシートとが通常の各工程で常時出入りし
ているために、基板の製作条件や評価結果等の不一致(
ミス)が、人間でやっている限り発生してしまう。例え
ばガラスマスクのノ!ターン寸法全10枚連続して測定
するような装置においては、その10枚の結果を自動寸
法測定後にそのガラスマスクの測定順序に合わせて結果
を別シートに書き込み、ガラスマスクとシートとをペア
にして次の工程に流す方法をとっているが、その時の作
業(ガラスマスクとシートの照し合わせ、結果の記入等
)は人間が行ない、それによる作業ミスもなくすことが
できない。またそのための人間介入がどうしても必要で
あり、ラインの自動化、無人化は不可能である。
〔発明の目的〕
本発明は、半導体製造の中で現工程までの検査結果また
は現工程以降の処理制御条件、情報等を、レーザー金用
いて基板上に直接書き込む基板の製造方法全提供するこ
とにより、基板製造上の作業性、生産性全大幅に向上し
ようとするものである。
〔発明の概要〕
半導体製造上、必要な情報は各工程にて予め決まってい
る。本発明はここに目をつけ、これ?製造装置等に組み
込むか、工程の途中に設けるかを行ない、この半導体製
造装置または評価、検査装置とインターフェースをとり
、現工程までの検査結果せたは現工程以降の処理制御条
件、情報等金、レーザーを用いて基板上に直接書き込む
ものである。これは例えば基板にレジストが被覆されて
いる場合は、レーザーはN元として用いてもよい。また
検査、評価工程においては、文字通り基板の主ノンター
ン有効エリア外に凹凸として蝕刻すればよい。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。例え
ばパターン検査評価装置においてガラスマスク基板のパ
ターン寸法を測定したとするとき、正規寸法値に対して
誤差が製造上発生してしまう。これに対して、次工程で
上記ガラスマスク基板を用いて/IPターン全露光する
場合、寸法の誤差分を露光量で補正することがあり、こ
れによ)最終的に設計値に合った製品をつくることがで
きる。ここでそのガラスマスク基板の例えばパターン寸
法fi!l:パターン検査評価装置1で測定し、この装
#1よす評価結果のデータ情報をパターン認識情報とし
てレーザー加工装置2に送ると共に、ガラスマスク基板
上の主パターン有効エリア外にレーザーを用いて、予め
設定した任意の位置にこれ(パターン認識情報)をコー
ド化または英数字化に変換し之パターンとして蝕刻する
。次いで露光時のノイターン寸法結果の確認(認R)装
置3は、この蝕刻ツヤターンを文字認識する装置で構成
され、認識文字化されたデータは露光装置4のこの例で
は露光量補正値として取り込む。パターン認識3として
、装置でなく人間が介入してもさしつかえない。そして
上記補正値を計算に入れて露光全行なうものである。
土肥のようにガラスマスク基板上の主パターン有効エリ
ア外に、直接工程の検査結果及び次工程処理制御条件、
情報等を、レーザを用いて書き込むことができるため、
製造途中の煩雑な処理が少なくてすみ、信頼性、作業性
の向上を図ることができるものである。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば実施例では基板としてガラスマスク基板を
用いたが、半導体ウェハを用いてもよい。また基板に書
き込む情報は、基板上の凹凸として蝕刻されているもの
で、洗浄処理工程を経ても消えないようにするものとす
るとよい。
〔発明の効果〕
以上説明した如く本発明によれば、基板上の主パターン
有効エリア外に、現工程までの検査結果または現工程以
降の処理制御条件等をレーザーを用いて書き込むことが
できるため、製造途中の煩雑な処理が少なくてすみ、信
頼性、作業性の向上を図ることができ、またラインの自
動化、無人化が図れる基板の製造方法が提供できるもの
である。
【図面の簡単な説明】
図は本発明の一実施例を説明するためのブロック構成図
である。 l・・・パターン検査評価装貸、2・・・レーザー加工
装置、3・・りぐターン認識装置、4・・・露光装置。

Claims (3)

    【特許請求の範囲】
  1. (1)基板の主パターン有効エリヤ外にレーザーを用い
    てパターン認識情報を直接書き込む基板の製造方法であ
    って、前記パターン認識情報を半導体製造上の現工程以
    降の処理制御条件または現工程までの検査結果としたこ
    とを特徴とする基板の製造方法。
  2. (2)前記パターン認識情報がコード化または英数字化
    したパターンであることを特徴とする特許請求の範囲第
    1項に記載の基板の製造方法。
  3. (3)前記パターン情報が、基板上の凹凸として蝕刻さ
    れているもので、洗浄処理工程を経ても消えないもので
    あることを特徴とする特許請求の範囲第1項または第2
    項に記載の基板の製造方法。
JP60216542A 1985-09-30 1985-09-30 基板の製造方法 Pending JPS6275532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60216542A JPS6275532A (ja) 1985-09-30 1985-09-30 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60216542A JPS6275532A (ja) 1985-09-30 1985-09-30 基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6275532A true JPS6275532A (ja) 1987-04-07

Family

ID=16690070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60216542A Pending JPS6275532A (ja) 1985-09-30 1985-09-30 基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6275532A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02962A (ja) * 1988-05-25 1990-01-05 Mitsubishi Electric Corp フォトマスクの作成方法
US7211354B2 (en) 2002-02-26 2007-05-01 Kabushiki Kaisha Toshiba Mask substrate and its manufacturing method
JP2018106147A (ja) * 2016-12-22 2018-07-05 Hoya株式会社 表示装置製造用のマスクブランク用基板、マスクブランク及びマスク、並びにそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02962A (ja) * 1988-05-25 1990-01-05 Mitsubishi Electric Corp フォトマスクの作成方法
US7211354B2 (en) 2002-02-26 2007-05-01 Kabushiki Kaisha Toshiba Mask substrate and its manufacturing method
JP2018106147A (ja) * 2016-12-22 2018-07-05 Hoya株式会社 表示装置製造用のマスクブランク用基板、マスクブランク及びマスク、並びにそれらの製造方法

Similar Documents

Publication Publication Date Title
JP2754609B2 (ja) 半導体装置の製造方法
CN107561875A (zh) 一种套刻误差量测和问题评估的方法
JPS6275532A (ja) 基板の製造方法
JP3377006B2 (ja) フォトマスクブランクの検査方法、フォトマスクの製造方法、フォトマスクブランク及びフォトマスクブランク用ガラス基板
JPS60210839A (ja) レチクルおよびその検査方法
JPH0897114A (ja) 位置合わせ方法
WO1998001903A1 (fr) Procede de fabrication d'un composant de circuit integre a semi-conducteur
KR100391158B1 (ko) 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법
JP3136218B2 (ja) フォトマスクパターンの評価方法及びその装置
JPH0325914A (ja) X線露光マスクの欠陥検出方法
JPH0722307A (ja) アライメント方法および半導体装置の製造装置
JPH04252044A (ja) ビーム描画装置および該装置における検査方法
JPS6312346Y2 (ja)
JP2000306812A (ja) アライメント方法
JP2787904B2 (ja) 露光装置
JPS5858548A (ja) フオトマスクの検査および修正装置
JPS6111461B2 (ja)
JP3274507B2 (ja) パッケージの製造方法
JPS60161614A (ja) 基板管理方法
JPS59141223A (ja) 荷電ビ−ム露光装置における重ね合わせ精度測定方法
JPS61219134A (ja) 露光方法および装置
JPS6233427A (ja) 電子ビ−ム露光方法
KR20050093218A (ko) 노광 장치의 베스트 포커스 분석 방법
JPH02103053A (ja) 電子ビームレジストの現像方法
JPH05160235A (ja) 半田付け部の検査視野確定方法