JPH0722307A - アライメント方法および半導体装置の製造装置 - Google Patents

アライメント方法および半導体装置の製造装置

Info

Publication number
JPH0722307A
JPH0722307A JP5166861A JP16686193A JPH0722307A JP H0722307 A JPH0722307 A JP H0722307A JP 5166861 A JP5166861 A JP 5166861A JP 16686193 A JP16686193 A JP 16686193A JP H0722307 A JPH0722307 A JP H0722307A
Authority
JP
Japan
Prior art keywords
detection signal
alignment
alignment mark
frequency component
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5166861A
Other languages
English (en)
Other versions
JP2985587B2 (ja
Inventor
Shinko Muro
真弘 室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5166861A priority Critical patent/JP2985587B2/ja
Publication of JPH0722307A publication Critical patent/JPH0722307A/ja
Application granted granted Critical
Publication of JP2985587B2 publication Critical patent/JP2985587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 アライメントマーク近傍の傷やグレイン等の
ノイズに強いアライメント方法の提供する。 【構成】 半導体基板上に形成されたアライメントマー
クの形状やアライメント方法を逐次移動式露光装置に入
力し、マーク検出信号の理想モデルM(x)を作成した
後、実際のマーク検出信号A(x)とモデルM(x)を
重ね合わせ、両者のずれ量Rが最小になる位置をマーク
位置とすることによって、マーク位置の近傍に傷やグレ
インがある場合でも、アライメントマーク検出信号のノ
イズ成分を除去し、高精度のアライメントを実現した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子や集積回路
を、フォトリソグラフィー技術を用いてパターン形成し
て製作する際に使用する逐次移動式露光装置のアライメ
ント方法に関するものである。
【0002】
【従来の技術】逐次移動式露光装置を用いた半導体集積
回路のパターン形成において、下層パターンと上層パタ
ーンのアライメントは、一般に半導体基板上に形成され
たアライメントマークを用いて行われており、マークの
段差、表面荒れ、下地の反射等のアライメントマークの
検出を困難にする要因についても改善策が施されている
(K.Ota et al.:Proc.of SPI
E 1463 Optical/Lazer Micr
olithography(1991))。
【0003】しかし、マーク近傍の傷やグレイン等によ
るノイズは十分除去することができず、アライメントマ
ーク検出エラーの要因となっている。従来はアライメン
ト方法にレーザ干渉等を用い、マーク全体のレーザ干渉
効果により、マーク近傍の傷やグレインを平均化する方
法が行われてきたが、傷やグレインがひどくなると、検
出信号の平均化では対応できなかった。
【0004】
【発明が解決しようとする課題】半導体基板上に形成さ
れたアライメントマークの近傍に傷やグレインがある場
合、アライメントマーク検出信号にノイズが発生し、正
確なアライメントマーク位置の取得が困難となる。これ
は比較的傷やグレインに強い、干渉等を利用した平均化
効果を持つアライメント方法についてもいえることであ
る。
【0005】本発明は上記問題点に鑑み、アライメント
マーク近傍の傷やグレイン等のノイズに強いアライメン
ト方法の提供を目的とする。
【0006】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のアライメント方法は、逐次移動式露光装置
の演算部分に、半導体基板上に形成されたアライメント
マークの理想的な形状およびアライメント方法を入力
し、前記アライメントマークおよびアライメント方法に
対応した理想的なアライメントマークのモデル検出信号
を作成する工程と、前記逐次移動式露光装置のアライメ
ントマーク検出部分で前記アライメントマークの実際の
検出信号を検出する工程と、前記モデル検出信号と前記
実際の検出信号のずれ量を前記演算部分で算出し、前記
ずれ量が最小になる位置を前記基板上のアライメントマ
ークの位置であると認識する工程とを備えたものであ
る。
【0007】また、本発明のアライメント方法は、半導
体基板上に形成されたアライメントマークの理想状態に
おけるモデル周波数成分を算出し、記憶しておく工程
と、逐次移動式露光装置のアライメントマーク検出部分
で前記アライメントマークの実際の検出信号を検出する
工程と、前記逐次移動式露光装置の演算部分において実
際の検出信号を周波数解析して実際の周波数成分を取得
する工程と、前記実際の周波数成分のうち、前記モデル
周波数成分とほぼ同一の周波数成分のみを抽出し、マー
ク検出信号に変換する工程と、前記変換後の検出信号に
よりアライメントを行う工程とを備えたものである。
【0008】
【作用】本発明は、前記したアライメント方法により、
アライメントマークの近傍に傷やグレインがあっても、
傷、グレインに起因する検出信号のノイズが除去される
ので、従来発生していたアライメントマーク検出不可能
によるエラーが解消し、アライメント精度が向上する。
また、傷やグレインのないマークについても、従来法に
比べ、マーク位置を検出精度が向上するため、より高精
度なアライメントが可能となる。
【0009】
【実施例】以下、本発明の第一の実施例のアライメント
方法について、図面を参照しながら説明する。
【0010】半導体基板を露光する前に、基板上に形成
されたアライメントマークの形状、アライメント方法を
逐次移動式露光装置に入力する。ここでは、アライメン
トマークは凹形で段差300nm、線幅6μmの5本ラ
インアンドスペースである。また、アライメント方法は
ハロゲンランプを用いた画像認識方法である。アライメ
ントマークおよびアライメント方法のデータから図1
(a)に示すようなモデル検出信号M(x)を作成す
る。xはマークのラインアンドスペースと直交する方向
の位置の座標である。
【0011】次に半導体基板を露光装置のステージ上に
ロードし、アライメントを行う。半導体基板上には、5
00℃の高温でアルミがスパッタされており、グレイン
のために、同図(b)に示すようにマーク検出信号A
(x)はモデル信号M(x)に比べ大きくくずれ、位置
検出が困難となる。通常のアライメント方法では、アラ
イメントずれの平均とばらつき(3σ)で0.2μm程
度になる。
【0012】次に同図(c)でイメージされる(数1)
に示すようなパラメータR(実際のマーク検出信号A
(x)とモデル信号M(x)のずれ量を表すパラメー
タ)を導入する。Rが最小になる位置をアライメントマ
ークの位置であると判断する。
【0013】
【数1】
【0014】マーク位置を認識したら次のアライメント
マークにステージを移動する。この方法によりアライメ
ントを行うとアライメントずれの平均とばらつき(3
σ)で0.1μm程度になり、従来の方法に比べ0.1μ
m程度アライメント精度が向上する。
【0015】次に、本発明の第二の実施例のアライメン
ト方法について、図面を参照しながら説明する。
【0016】半導体基板を露光する前に、基板上に形成
されたアライメントマークの形状を逐次移動式露光装置
に入力する。ここでは、アライメントマークは凹形で段
差300nm、線幅6μmの5本ラインアンドスペース
である。アライメントマークのデータを周波数解析し、
図2(c)のような周波数成分Fmを得る。
【0017】次に半導体基板を露光装置のステージ上に
ロードし、アライメントを行う。半導体基板上には、5
00℃の高温でアルミがスパッタされており、グレイン
のために、同図(a)に示すようなくずれたマーク検出
信号になり、位置検出が困難となる。通常のアライメン
ト方法では、アライメントずれの平均とばらつき(3
σ)で0.2μm程度になる。
【0018】同図(a)に示したマーク検出信号を周波
数解析し同図(b)のような周波数成分Frを得る。
【0019】周波数成分Frのうち、Fmの主要な周波
数成分±3%の範囲の周波数帯域のみを取り出し、信号
波形に逆変換する。ここで得られた信号波形が同図
(d)であり、同図(a)でみられるノイズ成分が除去
されている。
【0020】同図(d)の信号波形を利用してマーク位
置の検出を行なう。マーク位置を認識したら次のアライ
メントマークにステージを移動する。
【0021】この方法によりアライメントを行うとアラ
イメントずれの平均とばらつき(3σ)で0.1μm程
度になり、従来の方法に比べ0.1μm程度アライメン
ト精度が向上する。
【0022】
【発明の効果】以上説明したように、本発明によれば、
半導体基板上に形成されたアライメントマークの形状や
アライメント方法を逐次移動式露光装置に入力し、マー
ク検出信号の理想モデルを作成した後、実際のマーク検
出信号とモデルを重ね合わせ、両者のずれ量が最小にな
る位置をマーク位置とすることによって、マーク位置の
近傍に傷やグレインがある場合でも、アライメントマー
ク検出信号のノイズ成分を除去し、高精度のアライメン
トが可能となる。
【0023】また、本発明によれば、実際のアライメン
トマークの検出信号を周波数解析し、理想的なアライメ
ントマークの検出信号と同様の周波数成分のみを取り出
し、マーク検出信号に逆変換することにより、実際のマ
ーク検出信号のノイズ成分を除去し、高精度のアライメ
ントが可能となる。
【0024】従って、本発明を用いることによって、ア
ライメント精度が向上し、半導体製造プロセスの信頼性
と半導体集積回路の製造に大きく寄与することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるアライメント方
法の概念図
【図2】本発明の第2の実施例におけるアライメント方
法の概念図
【符号の説明】
A(x) マーク検出信号 M(x) モデル信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成されたアライメントマ
    ークの検出方法において、逐次移動式露光装置の演算部
    分に前記アライメントマークの形状およびアライメント
    方法を入力し、前記アライメントマークおよびアライメ
    ント方法に対応した理想的なアライメントマークのモデ
    ル検出信号を作成する工程と、前記逐次移動式露光装置
    のアライメントマーク検出部分で前記アライメントマー
    クの実際の検出信号を検出する工程と、前記モデル検出
    信号と前記実際の検出信号のずれ量を前記演算部分で算
    出し、前記ずれ量が最小になる位置を前記基板上のアラ
    イメントマークの位置であると認識する工程とを備えた
    アライメント方法。
  2. 【請求項2】半導体基板上に形成されたアライメントマ
    ークの検出方法において、前記アライメントマークの理
    想状態におけるモデル周波数成分を算出し、記憶してお
    く工程と、逐次移動式露光装置のアライメントマーク検
    出部分で前記アライメントマークの実際の検出信号を検
    出する工程と、前記逐次移動式露光装置の演算部分にお
    いて前記実際の検出信号を周波数解析して周波数成分を
    取得する工程と、前記実際の検出信号の周波数成分のう
    ち、前記モデル周波数成分とほぼ同一の周波数成分のみ
    を抽出し、マーク検出信号に変換する工程と、前記変換
    後の検出信号によりアライメントを行う工程とを備えた
    アライメント方法。
  3. 【請求項3】理想状態のアライメントマークの形状およ
    びアライメント方法に関する情報を取得する部分と、前
    記情報から検出されるアライメントマーク検出信号のモ
    デルを作成する部分と、前記モデル検出信号の情報を保
    持する部分と、半導体基板上に形成された前記アライメ
    ントマークの実際の検出信号の情報を保持する部分と、
    前記モデル検出信号と前記実際の検出信号のずれ量が最
    小になる位置を算出する部分とを備えた半導体装置の製
    造装置。
  4. 【請求項4】理想状態のアライメントマークの形状に関
    する情報を取得する部分と、前記情報から周波数成分の
    モデルを算出する部分と、半導体基板上に形成された前
    記アライメントマークの実際の検出信号の周波数成分を
    算出する部分と、前記モデル周波数成分と前記実際の周
    波数成分を保持する部分と、前記実際の周波数成分か
    ら、前記モデル周波数成分とほぼ同一の周波数成分のみ
    を抽出して、処理後の周波数成分を算出する部分と、前
    記処理後の周波数成分を保持する部分と、前記処理後の
    周波数成分から処理後の検出信号を算出する部分と、前
    記処理後の検出信号によりアライメントを行う部分とを
    備えた半導体装置の製造装置。
JP5166861A 1993-07-06 1993-07-06 アライメント方法および半導体装置の製造装置 Expired - Fee Related JP2985587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5166861A JP2985587B2 (ja) 1993-07-06 1993-07-06 アライメント方法および半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5166861A JP2985587B2 (ja) 1993-07-06 1993-07-06 アライメント方法および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPH0722307A true JPH0722307A (ja) 1995-01-24
JP2985587B2 JP2985587B2 (ja) 1999-12-06

Family

ID=15839005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5166861A Expired - Fee Related JP2985587B2 (ja) 1993-07-06 1993-07-06 アライメント方法および半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2985587B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003043064A1 (en) * 2001-11-14 2003-05-22 Tokyo Electron Limited Substrate inspecting device, coating/developing device and substrate inspecting method
JP2005529488A (ja) * 2002-06-05 2005-09-29 ケーエルエー−テンカー テクノロジィース コーポレイション 向上された自動プロセス制御のためのオーバレイ診断の利用
JP2013254780A (ja) * 2012-06-05 2013-12-19 Canon Inc 位置検出システム、インプリント装置、デバイス製造方法、および位置検出方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003043064A1 (en) * 2001-11-14 2003-05-22 Tokyo Electron Limited Substrate inspecting device, coating/developing device and substrate inspecting method
US6974963B2 (en) 2001-11-14 2005-12-13 Tokyo Electron Limited Substrate inspecting device, coating/developing device and substrate inspecting method
CN1329953C (zh) * 2001-11-14 2007-08-01 东京毅力科创株式会社 基板检查装置、涂敷·显影装置和基板检查方法
KR100886553B1 (ko) * 2001-11-14 2009-03-02 도쿄엘렉트론가부시키가이샤 기판검사장치, 도포·현상장치 및 기판검사방법
JP2005529488A (ja) * 2002-06-05 2005-09-29 ケーエルエー−テンカー テクノロジィース コーポレイション 向上された自動プロセス制御のためのオーバレイ診断の利用
JP2013254780A (ja) * 2012-06-05 2013-12-19 Canon Inc 位置検出システム、インプリント装置、デバイス製造方法、および位置検出方法

Also Published As

Publication number Publication date
JP2985587B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
JP2754609B2 (ja) 半導体装置の製造方法
WO1990009558A1 (en) Method and apparatus for measuring registration between layers of a semiconductor wafer
US20090127723A1 (en) AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
US6440821B1 (en) Method and apparatus for aligning wafers
JP2003203846A (ja) 位置合わせ方法及びパラメータ選択方法
JP2985587B2 (ja) アライメント方法および半導体装置の製造装置
JPH0450730B2 (ja)
JP4710191B2 (ja) フォトマスクパターン形状自動計測方法及びその装置及びそのプログラム及びフォトマスク製造方法及び半導体装置の製造方法
JP2002288678A (ja) 円形マークの中心位置測定方法及び基板露光装置における位置合わせ方法
JP2830784B2 (ja) 位置誤差計測方法および半導体装置の製造方法
CN113394083A (zh) 一种多次套刻的方法
US20050097764A1 (en) Enhanced visibility of overlay measurement marks
JP3136218B2 (ja) フォトマスクパターンの評価方法及びその装置
JPH07263488A (ja) 半導体チップ、tabテープ及びインナーリードボンダ ー並びに半導体装置の製造方法
JP3313543B2 (ja) 露光装置用位置合せ装置及び位置合わせ方法
JPH09251945A (ja) 重ね合わせ精度管理用パターンおよびこれを用いた重ね合わせ精度管理方法
JP4023983B2 (ja) パターン寸法検査方法及び画像認識補助パターン
JPH10186634A (ja) フォトマスク
JP2003224061A (ja) 合わせずれ測定方法
JPS6111461B2 (ja)
JPS6275532A (ja) 基板の製造方法
JPH09283581A (ja) 重ね合わせ誤差の測定方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees