CN113394083A - 一种多次套刻的方法 - Google Patents

一种多次套刻的方法 Download PDF

Info

Publication number
CN113394083A
CN113394083A CN202110718354.XA CN202110718354A CN113394083A CN 113394083 A CN113394083 A CN 113394083A CN 202110718354 A CN202110718354 A CN 202110718354A CN 113394083 A CN113394083 A CN 113394083A
Authority
CN
China
Prior art keywords
alignment
mark
pattern
electronic resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110718354.XA
Other languages
English (en)
Inventor
李宗宴
王磊
李文喆
刘新鹏
曲迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Huahuixin Science And Technology Group Co ltd
Original Assignee
Tianjin Huahuixin Science And Technology Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Huahuixin Science And Technology Group Co ltd filed Critical Tianjin Huahuixin Science And Technology Group Co ltd
Priority to CN202110718354.XA priority Critical patent/CN113394083A/zh
Publication of CN113394083A publication Critical patent/CN113394083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种多次套刻的方法，属于半导体微纳制造技术领域，包括：清洗基片；在基片上旋涂电子抗蚀剂；电子束曝光图形并同时在需要套刻图形附近曝光mark标记阵列；对旋涂电子抗蚀剂显影；对第一次套刻的图形及mark同时刻蚀；去除电子抗蚀剂；在基片上旋涂电子抗蚀剂；使用上一次加工的需套刻位置附近的刻蚀mark作为套刻标记，电子束套刻图形并同时曝光mark标记阵列；对旋涂电子抗蚀剂显影；对上一次套刻的图形及mark同时刻蚀；去除电子抗蚀剂；完成最后一次套刻及刻蚀。本发明解决了相邻两次套刻偏差的累积、及场拼接导致mark和图形相对位置偏差的影响，提高了套刻精度，也可解决mark被污染影响套刻精度的问题。

Description

一种多次套刻的方法
技术领域
本发明属于半导体微纳制造技术领域，具体涉及一种多次套刻的方法。
背景技术
电子束光刻技术是制造光学器件、新型纳米器件、量子器件及纳米压印模板不可或缺的手段。对准精度是其中一个重要因素，特别是那些需要多次套刻同时又对套刻精度要求很高的器件。
传统套刻方法为先在基片上涂覆正性电子抗蚀剂并曝光mark阵列，对电子抗蚀剂显影后电子束蒸发Ti+Au，通过剥离金属形成在基片上的Ti+Au mark阵列，每次套刻的步骤为先涂覆电子抗蚀剂，用已做好的Ti+Au mark阵列为套刻标记进行曝光，显影后在进行后续的刻蚀和去胶。完成第一次套刻，重复套刻步骤直至完成最后一次套刻。
多次套刻就需要在已做好的Ti+Au mark上方经过多次曝光、刻蚀、剥离、烘烤等不同的工艺，势必会对标记的形貌产生不同程度的破坏，影响标记探测信号的对比度和信噪比，同时传统套刻还存在相邻两次套刻偏差的累积、及场拼接导致mark和图形相对位置偏差，从而影响套刻精度。
发明内容
本发明针对现有技术存在的不足，本发明的目的是提供一种多次套刻的方法，包括；
S1、清洗基片；
S2、在基片上旋涂电子抗蚀剂；
S3、电子束曝光图形并同时在需要套刻图形附近曝光mark标记阵列；
S4、对旋涂电子抗蚀剂显影；
S5、对第一次套刻的图形及mark同时刻蚀；
S6、去除电子抗蚀剂；
S7、在基片上旋涂电子抗蚀剂；
S8、使用上一次加工的需套刻位置附近的刻蚀mark作为套刻标记，电子束套刻图形并同时曝光mark标记阵列；
S9、对旋涂电子抗蚀剂显影；
S10、对上一次套刻的图形及mark同时刻蚀；
S11、去除电子抗蚀剂；
S12、重复S7-S11，直至完成最后一次套刻及刻蚀。
本申请的有益效果是：
本发明解决了由场拼接导致mark和图形相对位置偏差影响套刻精度。场拼接偏差大约为10-60nm，本发明同时在电子束光刻曝光第一次套刻图形同时在需要套刻图形附近曝光mark标记阵列并尽量把mark和下次需要套刻图形曝光在一个写场，可以避免场拼接导致mark和图形相对位置不准带来的偏差，从而提高套刻精度。
同时使用传统一套单独Ti+Au或刻蚀mark的套刻偏差是累积的，单次套刻偏差大约为10-50nm，即假定传统第一次套刻时由于环境不稳定导致图形向X正方向偏差50nm，假定第二次套刻时图形向X正方向偏差10nm，第二次套刻很难抵消第一次的套刻偏差，导致第一次和第二次套刻偏差为40nm。本发明的方法由于第一次曝光的图形和需要套刻图形附近的mark一同曝光，可以保证第一次曝光图形和mark的偏差是零，假定第一次套刻时图形向X正方向偏差10nm，使第一次套刻套刻偏差10nm。从而提高套刻精度。
也可解决mark被污染影响套刻精度。多次套刻期间的多次曝光，每一次套刻时mark检测后会导致Ti+Au或刻蚀mark附近光刻胶被曝光，显影后mark附近没有抗蚀剂保护，在进行后续刻蚀、剥离、烘烤等不同的工艺导致mark被污染影响套刻精度，本发明优点是更容易保证mark干净，不受工艺步骤多的影响。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明优选实施例中第一次刻蚀后示意图；
图2为本发明优选实施例中第二次刻蚀后示意图；
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参阅图1至图2，一种多次套刻的方法，包括：
S1、清洗基片；
S2、在基片上旋涂电子抗蚀剂；
S3、电子束曝光图形并同时在需要套刻图形附近曝光mark标记阵列；
S4、对旋涂电子抗蚀剂显影；
S5、对第一次套刻的图形及mark同时刻蚀；
S6、去除电子抗蚀剂；
S7、在基片上旋涂电子抗蚀剂；
S8、使用上一次加工的需套刻位置附近的刻蚀mark作为套刻标记，电子束套刻图形并同时曝光mark标记阵列；
S9、对旋涂电子抗蚀剂显影；
S10、对上一次套刻的图形及mark同时刻蚀；
S11、去除电子抗蚀剂；
S12、重复S7-S11，直至完成最后一次套刻及刻蚀。
Mark大小：宽度：5um，长度：150um；
刻蚀深度：100nm以上的Si。
通过采用上述技术方案，本申请解决了相邻两次套刻偏差的累积、及场拼接导致mark和图形相对位置偏差的影响，从而提高了套刻精度，也可解决mark被污染影响套刻精度的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (1)

1.一种多次套刻的方法，其特征在于，至少包括如下步骤：
S1、清洗基片；
S2、在基片上旋涂电子抗蚀剂；
S3、电子束曝光图形并同时在需要套刻图形附近曝光mark标记阵列；
S4、对旋涂电子抗蚀剂显影；
S5、对第一次套刻的图形及mark同时刻蚀；
S6、去除电子抗蚀剂；
S7、在基片上旋涂电子抗蚀剂；
S8、使用上一次加工的需套刻位置附近的刻蚀mark作为套刻标记，电子束套刻图形并同时曝光mark标记阵列；
S9、对旋涂电子抗蚀剂显影；
S10、对上一次套刻的图形及mark同时刻蚀；
S11、去除电子抗蚀剂；
S12、重复S7-S11，直至完成最后一次套刻及刻蚀。
CN202110718354.XA 2021-06-28 2021-06-28 一种多次套刻的方法 Pending CN113394083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110718354.XA CN113394083A (zh) 2021-06-28 2021-06-28 一种多次套刻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110718354.XA CN113394083A (zh) 2021-06-28 2021-06-28 一种多次套刻的方法

Publications (1)

Publication Number Publication Date
CN113394083A true CN113394083A (zh) 2021-09-14

Family

ID=77624279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110718354.XA Pending CN113394083A (zh) 2021-06-28 2021-06-28 一种多次套刻的方法

Country Status (1)

Country Link
CN (1) CN113394083A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117270339A (zh) * 2023-11-21 2023-12-22 中国科学院上海微系统与信息技术研究所 一种绝缘衬底上高精度电子束套刻标记及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503325A (zh) * 2002-11-25 2004-06-09 南亚科技股份有限公司 多重对准的标记及方法
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
CN104932212A (zh) * 2014-03-19 2015-09-23 中国科学院微电子研究所 电子束光刻对准标记在芯片上的布局
CN105824198A (zh) * 2015-01-04 2016-08-03 上海微电子装备有限公司 一种多重曝光方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503325A (zh) * 2002-11-25 2004-06-09 南亚科技股份有限公司 多重对准的标记及方法
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
CN104932212A (zh) * 2014-03-19 2015-09-23 中国科学院微电子研究所 电子束光刻对准标记在芯片上的布局
CN105824198A (zh) * 2015-01-04 2016-08-03 上海微电子装备有限公司 一种多重曝光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117270339A (zh) * 2023-11-21 2023-12-22 中国科学院上海微系统与信息技术研究所 一种绝缘衬底上高精度电子束套刻标记及制备方法
CN117270339B (zh) * 2023-11-21 2024-02-27 中国科学院上海微系统与信息技术研究所 一种绝缘衬底上高精度电子束套刻标记及制备方法

Similar Documents

Publication Publication Date Title
US4568189A (en) Apparatus and method for aligning a mask and wafer in the fabrication of integrated circuits
CN113394083A (zh) 一种多次套刻的方法
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
KR970018320A (ko) 반도체 소자의 제조방법
US7927768B2 (en) Alignment mark of mask
JPH0450730B2 (zh)
CN114236983B (zh) 光刻机对位标记的制作方法及晶圆
CN114706277A (zh) 一种套刻匹配方法
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
US6838217B1 (en) Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
CN115236955B (zh) 一种获得对称图形的光刻方法
CN113093486B (zh) 用于电子束光刻套刻的通用对准标记及其制造方法
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
JPH0521317A (ja) 半導体装置の製造方法
KR0172735B1 (ko) 노광용 정렬 키 제조방법
KR20050120072A (ko) 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
KR20010061363A (ko) 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법
JPS6215854B2 (zh)
KR100376889B1 (ko) 오버레이버어니어구조및그형성방법
JPS588132B2 (ja) 集積回路製造方法
JP3207913B2 (ja) 位相シフトフォトマスクの製造方法
KR20050101587A (ko) 오버레이 측정방법
KR960000185B1 (ko) 자동 배치형 위상반전마스크 제조 방법
CA1260627A (en) Lithographic image size reduction photomask
JPS6235101B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210914