JPS6273843A - デ−タ伝送装置の試験方法 - Google Patents
デ−タ伝送装置の試験方法Info
- Publication number
- JPS6273843A JPS6273843A JP60214057A JP21405785A JPS6273843A JP S6273843 A JPS6273843 A JP S6273843A JP 60214057 A JP60214057 A JP 60214057A JP 21405785 A JP21405785 A JP 21405785A JP S6273843 A JPS6273843 A JP S6273843A
- Authority
- JP
- Japan
- Prior art keywords
- data transmission
- processor
- data
- frame
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送系統に関する。特にデータ伝送−！
Ａ置の試験方法に関する。
Ａ置の試験方法に関する。
本発明は、プロセッサに接続されてデータをフレーム単
位で相手側に伝送するデータ伝送装置の試験方法におい
て、 一方のプロセッサと他方のブ１１セソザおよびデータ伝
送装置間に特定のデータの授受および特定命令によるデ
ータ伝送装置の試験を段階的に行うごとにより、 データ伝送路に接続された全てのデータ伝送装置の試験
保守工数を削減することができるようにしたものである
。
位で相手側に伝送するデータ伝送装置の試験方法におい
て、 一方のプロセッサと他方のブ１１セソザおよびデータ伝
送装置間に特定のデータの授受および特定命令によるデ
ータ伝送装置の試験を段階的に行うごとにより、 データ伝送路に接続された全てのデータ伝送装置の試験
保守工数を削減することができるようにしたものである
。
１台のプロセッサとこのプロセッサを相互に接続するデ
ータ伝送装置からなり、データをフレーム単位の構成で
伝送するデータ伝送系統で用いられるデータ伝送装置に
対する従来の試験は、データ伝送装置に接続されるそれ
ぞれのプロセッサからそれぞれのデータ伝送装置に単独
に行われていた。
ータ伝送装置からなり、データをフレーム単位の構成で
伝送するデータ伝送系統で用いられるデータ伝送装置に
対する従来の試験は、データ伝送装置に接続されるそれ
ぞれのプロセッサからそれぞれのデータ伝送装置に単独
に行われていた。
このような従来例試験方法では、一方の前記プロセッサ
から他方のプロセッサまでのデータ伝送路に配置される
全てのデータ伝送装置を段階的にかつ敏速に試験するこ
とができず、データ伝送装置の保守作業には多大の工数
と時間を必要とする欠点があった。また、この種のデー
タ伝送系統ではプロセッサ間が遠距離になって行く傾向
にある。
から他方のプロセッサまでのデータ伝送路に配置される
全てのデータ伝送装置を段階的にかつ敏速に試験するこ
とができず、データ伝送装置の保守作業には多大の工数
と時間を必要とする欠点があった。また、この種のデー
タ伝送系統ではプロセッサ間が遠距離になって行く傾向
にある。
本発明は、このような欠点を除去するもので、データ伝
送装置の保守作業時間および工数が削減できるデータ伝
送装置の試験方法を提供することを目的とする。
送装置の保守作業時間および工数が削減できるデータ伝
送装置の試験方法を提供することを目的とする。
Ｃ問題点を解決するための手段〕
本発明は、データ伝送装置とプロセッサとがインタフェ
ースにより接続されたＸＪＩが、複数個データ伝送路に
より相互に接続され、このデータ伝送路にデータをフレ
ーム単位で授受して、上記データ伝送装置の試験を行う
方法において、Ｌ記プロセッサの一つから上記データ伝
送装置の一つに伝送されたフレームに対し、このデータ
伝送装置は、受信したフレームのデータ部の内容である
特定データをそのデータ部の内容とする第一の折返しフ
レームを上記プロセッサの一つに送信し、また、受信し
たフレームのデータ部の内容である特定コントロールコ
ードをそのコント１′、Ｊ−ルコードとするし・スボン
スフレームを上δ己プロセッサの一つに送信し、さらに
、受信したフレームのデータ部の内容である特定命令に
基づいて自装置で処理を行い、かつ、上記プロセッサの
一つから他のプロセッサに伝送さｈ７たフレームに対し
、この池のプロセ２・ザは、受信したフレームのデータ
部の内容である特定パターンのデータをそのデータ部の
内容とする第二の折返しフレームを上記プロセッサの一
つに送信させることを特徴とする。
ースにより接続されたＸＪＩが、複数個データ伝送路に
より相互に接続され、このデータ伝送路にデータをフレ
ーム単位で授受して、上記データ伝送装置の試験を行う
方法において、Ｌ記プロセッサの一つから上記データ伝
送装置の一つに伝送されたフレームに対し、このデータ
伝送装置は、受信したフレームのデータ部の内容である
特定データをそのデータ部の内容とする第一の折返しフ
レームを上記プロセッサの一つに送信し、また、受信し
たフレームのデータ部の内容である特定コントロールコ
ードをそのコント１′、Ｊ−ルコードとするし・スボン
スフレームを上δ己プロセッサの一つに送信し、さらに
、受信したフレームのデータ部の内容である特定命令に
基づいて自装置で処理を行い、かつ、上記プロセッサの
一つから他のプロセッサに伝送さｈ７たフレームに対し
、この池のプロセ２・ザは、受信したフレームのデータ
部の内容である特定パターンのデータをそのデータ部の
内容とする第二の折返しフレームを上記プロセッサの一
つに送信させることを特徴とする。
第一の折返しフレームにかかわる過［Ｖでは、例えば任
、αのワーストパターンデータを用いることによりデー
タ伝送装置の正常性を試験することができ、レスポンス
フレームにかかわる過程では、例えば異常状態を示すレ
スポンスフレームを用いることによりデータ伝送装置の
この異常状態に対する処理の正常性が試験され、特定命
令にかかわる過程では、例えばデータ伝送装置の送信り
ｌコックを停止さゼる命令によりデータ伝送装置の送信
クロ２りの停止に対する処理の１Ｆ常性が試験され、ま
た、第二の折返しフレームにかかわる過程では、例えば
任意のワーストパターンを用いることにより、データ伝
送装置の正常性を試験することができる。
、αのワーストパターンデータを用いることによりデー
タ伝送装置の正常性を試験することができ、レスポンス
フレームにかかわる過程では、例えば異常状態を示すレ
スポンスフレームを用いることによりデータ伝送装置の
この異常状態に対する処理の正常性が試験され、特定命
令にかかわる過程では、例えばデータ伝送装置の送信り
ｌコックを停止さゼる命令によりデータ伝送装置の送信
クロ２りの停止に対する処理の１Ｆ常性が試験され、ま
た、第二の折返しフレームにかかわる過程では、例えば
任意のワーストパターンを用いることにより、データ伝
送装置の正常性を試験することができる。
以下、本発明実施例を図面に基づいて説明する９第１図
は実施例系統の構成を示すブ１コック構成図である。こ
の実施例系統は、遠隅地点に位置する１台のプロセッサ
１−１および１−２と、各プロセッサ対応に配置された
データ伝送装置３−１および３−２と、各プロセッサ１
１および１−２と各データ伝送！装置３−１ムよび３２
とを接続するインタフェース２−１および２−２ と、
データ伝送装置３−．１ とデータ伝送装置３〜２を接
、続することによりプロセッサ１−１ とプロセソ４Ｊ
１−２の間で相互のｙ−夕伝送を可能にするデータ伝送
路４をＩＭｆｉえる。
は実施例系統の構成を示すブ１コック構成図である。こ
の実施例系統は、遠隅地点に位置する１台のプロセッサ
１−１および１−２と、各プロセッサ対応に配置された
データ伝送装置３−１および３−２と、各プロセッサ１
１および１−２と各データ伝送！装置３−１ムよび３２
とを接続するインタフェース２−１および２−２ と、
データ伝送装置３−．１ とデータ伝送装置３〜２を接
、続することによりプロセッサ１−１ とプロセソ４Ｊ
１−２の間で相互のｙ−夕伝送を可能にするデータ伝送
路４をＩＭｆｉえる。
ここで、データ伝送路４に接続されるデータ伝送装置と
プロセッサとの組の数は説明の便宜のために二つとする
が、この組数は三つ以上であってもよい。また、データ
伝送路４を介して伝送される情報のフレーム形式を第２
図に示す。すなわち、伝送される情報は、フレームの最
初と最後に特定のビットパターンで構成され、各フレー
ムを区別するフラグ（以下、Ｆという。）で挟まれる。
プロセッサとの組の数は説明の便宜のために二つとする
が、この組数は三つ以上であってもよい。また、データ
伝送路４を介して伝送される情報のフレーム形式を第２
図に示す。すなわち、伝送される情報は、フレームの最
初と最後に特定のビットパターンで構成され、各フレー
ムを区別するフラグ（以下、Ｆという。）で挟まれる。
Ｆで挟まれた情報は、伝送する情報の宛先を示す相手局
アドレス（以下、ＤＡという。）と、伝送する情報の種
類を示すコントロールコード（以下、ＣＴＬという。）
と、伝送する所定長の情報（以下、ＤＡＴＡという。）
と、伝送フレーム全体のチェックサムを計算したデータ
（以下、ＰＣＳという。）とで構成される。
アドレス（以下、ＤＡという。）と、伝送する情報の種
類を示すコントロールコード（以下、ＣＴＬという。）
と、伝送する所定長の情報（以下、ＤＡＴＡという。）
と、伝送フレーム全体のチェックサムを計算したデータ
（以下、ＰＣＳという。）とで構成される。
第３図は各プロセッサ１−１および１−２と各データ伝
送装置３−１および３−２を代表するデータ伝送装置３
−２の要部を示すブロック構成図である。この要部は、
試験用フレームデコード機構１０と、受信用バッファ２
０と、送信用バッファ３０と、処理機能４０と、受信し
たフレームのＤＡＴＡを格納する受信データ格納バッフ
ァ４１１ と、試験用フレームデコード機構１０から処
理機構４０に対して試験用フレームを受信したことを通
知する制御機構１１１と、デコーダ伝送ライン２０００
．１０００．４０１．２０１および１０１ とを備える
。
送装置３−１および３−２を代表するデータ伝送装置３
−２の要部を示すブロック構成図である。この要部は、
試験用フレームデコード機構１０と、受信用バッファ２
０と、送信用バッファ３０と、処理機能４０と、受信し
たフレームのＤＡＴＡを格納する受信データ格納バッフ
ァ４１１ と、試験用フレームデコード機構１０から処
理機構４０に対して試験用フレームを受信したことを通
知する制御機構１１１と、デコーダ伝送ライン２０００
．１０００．４０１．２０１および１０１ とを備える
。
まず、プロセッサｌ−１からデコーダ伝送装置３−２に
、受信したフレームのＤＡＴＡをフレームのＤＡＴＡと
して使用した折返しフレームを送信させる機能を有した
試験用フレーム（以下、試験フレーム１という。）と、
受信したフレームのＤＡＴＡをフレームのＣＴＬとして
使用したレスポンスフレームを送信させる機能を有した
試験用フレーム（以下、試験フレーム２という６）と、
受）言したフレームの１）ＡＴ＾に基づいた処理を行わ
せる機能を有した試験用フレーム（以下、試験フレーム
３という。）とを送受信する処理と、さらに、プロセッ
サ１−１からプロセッサ１−２に受信したフレームのＤ
ＡＴＡをフレームのＤＡＴＡとして使用した折返しフレ
ームを送信させる機能を有した試験用フレーム（以下、
試験フレーム４という、）とを送受信する処理について
説明する。
、受信したフレームのＤＡＴＡをフレームのＤＡＴＡと
して使用した折返しフレームを送信させる機能を有した
試験用フレーム（以下、試験フレーム１という。）と、
受信したフレームのＤＡＴＡをフレームのＣＴＬとして
使用したレスポンスフレームを送信させる機能を有した
試験用フレーム（以下、試験フレーム２という６）と、
受）言したフレームの１）ＡＴ＾に基づいた処理を行わ
せる機能を有した試験用フレーム（以下、試験フレーム
３という。）とを送受信する処理と、さらに、プロセッ
サ１−１からプロセッサ１−２に受信したフレームのＤ
ＡＴＡをフレームのＤＡＴＡとして使用した折返しフレ
ームを送信させる機能を有した試験用フレーム（以下、
試験フレーム４という、）とを送受信する処理について
説明する。
最初に試験フレームｌの処理を説明する。プロセッサ１
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム１であることを示すコントロールコ
ードおよびＤＡＴＡに特定のパターンの所定長のデータ
とを含む試験フレーム１を作成する。プロセッサ１−１
は作成した試験フレームｌをデータ伝送路２−１を介し
てデータ伝送装置３−１に送信する。送信された試験フ
レーム１はデータ伝送装置３−２宛のフレームであるの
で、データ伝送装置３−１では処理されずにデータ伝送
装置３−１を介してデータ伝送袋Ｗ３−２に伝送される
。データ伝送装置３−２では、第３図に示すようにデー
タ伝送路ライン１０００より試験フレームｌが入力され
ると、試験フレームデコード機構１０は試験用フレーム
を受信したことを通知する制御機構１１１を介して処理
機構４０に試験フレームｌを受信したことを通知する。
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム１であることを示すコントロールコ
ードおよびＤＡＴＡに特定のパターンの所定長のデータ
とを含む試験フレーム１を作成する。プロセッサ１−１
は作成した試験フレームｌをデータ伝送路２−１を介し
てデータ伝送装置３−１に送信する。送信された試験フ
レーム１はデータ伝送装置３−２宛のフレームであるの
で、データ伝送装置３−１では処理されずにデータ伝送
装置３−１を介してデータ伝送袋Ｗ３−２に伝送される
。データ伝送装置３−２では、第３図に示すようにデー
タ伝送路ライン１０００より試験フレームｌが入力され
ると、試験フレームデコード機構１０は試験用フレーム
を受信したことを通知する制御機構１１１を介して処理
機構４０に試験フレームｌを受信したことを通知する。
このときに、入力された試験フレーム１はデータ伝送ラ
イン１０１を介して受信用バッファ２０に格納される。
イン１０１を介して受信用バッファ２０に格納される。
試験フレーム１を受信したことを報告された処理機構４
０はフレームを正常に受信したことを示す正常レスポン
スフレームを送信した後に、受イ３用ハソファ２０に格
納されている試験フレーム１のＤＡＴＡを受信データ格
納バッファ４１１に移送する。さらに処理機構４０はＤ
Ａにプロセッサ１−１のアドレス、ＣＴＬに試験フレー
ムに対する折返しフレームであることを示すコントロー
ルコードおよびＤＡＴＡに受信データ格納バッファ４１
１の内容すなわちプロセッサ１−１から伝送されたデー
タとを含むフレーム（以下、試験フレーム１′という、
）を送信用バッファ３０に作成する。処理機構４０は作
成した試験フレーム１′をデータ伝送ライン２０００を
介して出力する。このようにデータ伝送装置３−２から
出力された試験フレーム１′はデータ伝送路４を介して
データ伝送装置３−１に送信される。送信された試験フ
レーム１′はプロセッサ１−１宛のフレームであるので
、データ伝送装置３−１では処理されずにデータ伝送路
２−１を介してプロセッサ１−１に送信される。データ
伝送装置３．２から送信された試験フレーム１′を受信
したブロモ・２すｌ−１では、試験フレーム１′が試験
フレーム１に対応する折返しフレームであることが認識
される。ここで、試験フレームｌの処理は終結する。
０はフレームを正常に受信したことを示す正常レスポン
スフレームを送信した後に、受イ３用ハソファ２０に格
納されている試験フレーム１のＤＡＴＡを受信データ格
納バッファ４１１に移送する。さらに処理機構４０はＤ
Ａにプロセッサ１−１のアドレス、ＣＴＬに試験フレー
ムに対する折返しフレームであることを示すコントロー
ルコードおよびＤＡＴＡに受信データ格納バッファ４１
１の内容すなわちプロセッサ１−１から伝送されたデー
タとを含むフレーム（以下、試験フレーム１′という、
）を送信用バッファ３０に作成する。処理機構４０は作
成した試験フレーム１′をデータ伝送ライン２０００を
介して出力する。このようにデータ伝送装置３−２から
出力された試験フレーム１′はデータ伝送路４を介して
データ伝送装置３−１に送信される。送信された試験フ
レーム１′はプロセッサ１−１宛のフレームであるので
、データ伝送装置３−１では処理されずにデータ伝送路
２−１を介してプロセッサ１−１に送信される。データ
伝送装置３．２から送信された試験フレーム１′を受信
したブロモ・２すｌ−１では、試験フレーム１′が試験
フレーム１に対応する折返しフレームであることが認識
される。ここで、試験フレームｌの処理は終結する。
次に、試験フレーム２の処理を説明する。プロセッサ１
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム２であることを示すコントロールコ
ートおよびＤＡＴ八にあらかじめ定められたレスポンス
フレーム用のコントロールコードとを含む試験フレーム
２を作成する。プロセッサ１−１からデータ伝送装置３
−２までの試験フレーム２の伝送方法は上記試験フレー
ム１の伝送方法と同じである。試験フレーム２がデータ
伝送ライン１０００よりデータ伝送装置３−２に入力さ
れると、第３図に示すように試験用フレームデコード機
構１０は試験用フレームを受信したことを通知する制御
機構１１１を介して処理機構４０に試験フレーム２を受
信したことを通知する。このときに、入力された試験フ
レーム２はデータ伝送ライン１０１を介して受信バッフ
ァ２０に格納される。試験フレーム２を受信したことを
報告された処理機能４０はフシ・−ムを受信したとを示
す正常レスポンスフレームを送信せずに、受信用バッフ
ァ２０に格納されている試験フレーム２のＤＡＴＡを受
信データ格納バッファ４１１０こ移送する。さらに処理
機構４０はＤＡに任意のアドレスおよびＣＴＬに受信デ
ータ格納バッファ４１１の内容すなわちプロセッサ１−
１から伝送されたレスポンスフレーム用コントロールコ
ードとを含むレスポンスフレーム（以下、試験フレーム
２′という。）を送信バッファ３０に作成する。処理機
構４０は作成した試験フレーム２′をデータ伝送路２０
００を介して出力する。ここで試験フレーム２の処理は
終結する。
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム２であることを示すコントロールコ
ートおよびＤＡＴ八にあらかじめ定められたレスポンス
フレーム用のコントロールコードとを含む試験フレーム
２を作成する。プロセッサ１−１からデータ伝送装置３
−２までの試験フレーム２の伝送方法は上記試験フレー
ム１の伝送方法と同じである。試験フレーム２がデータ
伝送ライン１０００よりデータ伝送装置３−２に入力さ
れると、第３図に示すように試験用フレームデコード機
構１０は試験用フレームを受信したことを通知する制御
機構１１１を介して処理機構４０に試験フレーム２を受
信したことを通知する。このときに、入力された試験フ
レーム２はデータ伝送ライン１０１を介して受信バッフ
ァ２０に格納される。試験フレーム２を受信したことを
報告された処理機能４０はフシ・−ムを受信したとを示
す正常レスポンスフレームを送信せずに、受信用バッフ
ァ２０に格納されている試験フレーム２のＤＡＴＡを受
信データ格納バッファ４１１０こ移送する。さらに処理
機構４０はＤＡに任意のアドレスおよびＣＴＬに受信デ
ータ格納バッファ４１１の内容すなわちプロセッサ１−
１から伝送されたレスポンスフレーム用コントロールコ
ードとを含むレスポンスフレーム（以下、試験フレーム
２′という。）を送信バッファ３０に作成する。処理機
構４０は作成した試験フレーム２′をデータ伝送路２０
００を介して出力する。ここで試験フレーム２の処理は
終結する。
次に、試験フレーム３について説明する。プロセッサ１
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム３であることを示すコントロールコ
ードおよびＤＡＴＡにあらかじめ定められた任意の機能
を有する命令コードとを含む試験フレーム３を作成する
。プロセッサ１−１からデータ伝送装置３−２までの試
験フレーム３の伝送方法は上記試験フレーム１の伝送方
法と同じである。
−１はＤＡにデータ伝送装置３−２を示すアドレス、Ｃ
ＴＬに試験フレーム３であることを示すコントロールコ
ードおよびＤＡＴＡにあらかじめ定められた任意の機能
を有する命令コードとを含む試験フレーム３を作成する
。プロセッサ１−１からデータ伝送装置３−２までの試
験フレーム３の伝送方法は上記試験フレーム１の伝送方
法と同じである。
データ伝送ライン１０００より試験フレーム３がデータ
伝送装置３−２に入力されると、試験用フレームデコー
ド機構１０は試験用フレームを受信したことを通知する
制御機構１１１を介して処理機構４０に試験フレーム３
を受信したことを通知する。このときに、入力された試
験フレーム３はデータ伝送ライン１０１を介して受信用
バッファ２０に格納される。
伝送装置３−２に入力されると、試験用フレームデコー
ド機構１０は試験用フレームを受信したことを通知する
制御機構１１１を介して処理機構４０に試験フレーム３
を受信したことを通知する。このときに、入力された試
験フレーム３はデータ伝送ライン１０１を介して受信用
バッファ２０に格納される。
試験フレーム３を受信したことを報告された処理機構４
０はフレームを正常に受信したことを示す正常レスポン
スフレームを送信した後に、受信用バッファ２０に格納
されている試験フレーム３のＤＡＴ八を受信データバッ
ファ４１１に移送する。さらに、処理機構４０は受信デ
ータ格納バッファ４１１の内容すなわち任意の機能を有
する命令コードに従った処理を行う。ここで試験フレー
ム３の処理は終結する。
０はフレームを正常に受信したことを示す正常レスポン
スフレームを送信した後に、受信用バッファ２０に格納
されている試験フレーム３のＤＡＴ八を受信データバッ
ファ４１１に移送する。さらに、処理機構４０は受信デ
ータ格納バッファ４１１の内容すなわち任意の機能を有
する命令コードに従った処理を行う。ここで試験フレー
ム３の処理は終結する。
次に、試験フレーム４について説明する。プロセッサ１
−１はＤＡＴＡにプロセッサ１−２を示すアドレス、Ｃ
ＴＬに試験フレーム４であることを示すコントロールコ
ードおよびＤＡＴＡにある特定のパターンのある一定長
のデータとを含む試験フレーム４を作成する。プロセッ
サ１−１は作成した試験フレーム４をデータ伝送路２−
１を介してデータ伝送装置３−１−に送信する。送信さ
れた試験フレーム４ばプロセッサ１−２宛のフレームで
あるので、データ伝送装置３−１では処理されずデータ
伝送路４を介してデータ伝送装置３−２に伝送される。
−１はＤＡＴＡにプロセッサ１−２を示すアドレス、Ｃ
ＴＬに試験フレーム４であることを示すコントロールコ
ードおよびＤＡＴＡにある特定のパターンのある一定長
のデータとを含む試験フレーム４を作成する。プロセッ
サ１−１は作成した試験フレーム４をデータ伝送路２−
１を介してデータ伝送装置３−１−に送信する。送信さ
れた試験フレーム４ばプロセッサ１−２宛のフレームで
あるので、データ伝送装置３−１では処理されずデータ
伝送路４を介してデータ伝送装置３−２に伝送される。
しかし、送信された試験フレーム４はプロセッサ１−２
宛のフレームであるので、データ伝送装置３−２でも処
理されず伝送路２−２を介してブロモ・ノサ１−２に伝
送される。ここで、データ伝送装；η３−２は試験フレ
ーム４がプロセッサ１−２で正常に受信されたことを示
す正常レスポンスフレームを送信する。プロセッサ１−
２では、第３図に示すように、データ伝送ライン１００
０より試験フレーム４が入力されると、試験フレームデ
コード機構１０は試験用フレームを受信したことを通知
する制御機構１１１を介して処理機構４０に試験フレー
ム４を受信したことを通知する。このときに入力された
試験フレーム４ばデータ伝送ライン１０１を介して受信
用バッファ２０に格納される。試験フレーム４を受信し
たことを体性された処理機構４０は受信用ハソファ２０
に格納されている試験フレーム４のＤＡＴ八を受信デー
タ格納バ・ンファ４１１に移送する。さらに、処理機構
４０はＤＡにプロセッサ１−１ のアドレス、ＣＴＩ、
に試験フレーム４に対する折返しフレームであることを
示すコン］・ロールコードおよびＤＡＴ／−に受信デー
タ格納ハ′ノファ４１１の内容すなわちプロセッサ１−
１から伝送されたデータとを含むフレーム（以下、試験
フレーム４′という。）を送信用バッファ３０に作成す
る。処理機構４０は作成した試験フレーム４′をデータ
伝送ライン２０００を介して出力する。このようにプロ
セッサ１−２から出力された試験フレーム４′は試験フ
レーム４がプロセッサ１−１からプロセッサｌ−２にま
で伝送された方法と同じ方法でプロセッサ１−２からプ
ロセッサ１−１にまで伝送される。この試験フレーム４
′を受信したプロセッサ１−１では、試験フレーム４′
が試験フレーム４に対応する折返しフレームであること
が認識される。ここで試験フレーム４の処理は終結する
。
宛のフレームであるので、データ伝送装置３−２でも処
理されず伝送路２−２を介してブロモ・ノサ１−２に伝
送される。ここで、データ伝送装；η３−２は試験フレ
ーム４がプロセッサ１−２で正常に受信されたことを示
す正常レスポンスフレームを送信する。プロセッサ１−
２では、第３図に示すように、データ伝送ライン１００
０より試験フレーム４が入力されると、試験フレームデ
コード機構１０は試験用フレームを受信したことを通知
する制御機構１１１を介して処理機構４０に試験フレー
ム４を受信したことを通知する。このときに入力された
試験フレーム４ばデータ伝送ライン１０１を介して受信
用バッファ２０に格納される。試験フレーム４を受信し
たことを体性された処理機構４０は受信用ハソファ２０
に格納されている試験フレーム４のＤＡＴ八を受信デー
タ格納バ・ンファ４１１に移送する。さらに、処理機構
４０はＤＡにプロセッサ１−１ のアドレス、ＣＴＩ、
に試験フレーム４に対する折返しフレームであることを
示すコン］・ロールコードおよびＤＡＴ／−に受信デー
タ格納ハ′ノファ４１１の内容すなわちプロセッサ１−
１から伝送されたデータとを含むフレーム（以下、試験
フレーム４′という。）を送信用バッファ３０に作成す
る。処理機構４０は作成した試験フレーム４′をデータ
伝送ライン２０００を介して出力する。このようにプロ
セッサ１−２から出力された試験フレーム４′は試験フ
レーム４がプロセッサ１−１からプロセッサｌ−２にま
で伝送された方法と同じ方法でプロセッサ１−２からプ
ロセッサ１−１にまで伝送される。この試験フレーム４
′を受信したプロセッサ１−１では、試験フレーム４′
が試験フレーム４に対応する折返しフレームであること
が認識される。ここで試験フレーム４の処理は終結する
。
以上のように、試験フレーム１の処理ではプロセッサ１
−１からデータ伝送装置３−２に対して例えば任意のワ
ーストパターンデータをりＡＴＡとした試験フレームお
よび試験フレーム１′を送受信することにより、プロセ
ッサ１−１からデータ伝送装置３−２までのデータ伝送
路上に配置されるデータ伝送ｇ１３−１および３２の正
常性を試験することができる。試験フレーム２の処理で
は、プロセッサ１−１からデータ伝送装置３−２に対し
て例えば故意２こデータ伝送装置３−２から異常状態を
示すレスポンスフレームを発生させる試験フレーム２を
送信することより、プロセッサＩ−１からデータ伝送装
置３−２までのデータ伝送路上に配置されるデータ伝送
語ｆｆ３−１および３−２について、データ伝送装置３
−２から異常状態を示すレスポンスフレームが発生した
ことによる処理の正常性を試験することができる。試験
フレーム３の処理では、プロセッサ１−１からデータ伝
送装置３−２に対して例えばデータ伝送装置３−２の送
信クロックを停止する命令コードをＤＡＴＡとした８試
験フレーム３を送信することにより、プロセッサ１−１
からデータ伝送装置３−２までのデータ伝送路上に配置
されるデータ伝送語ｒ３−１および３−２について、デ
ータ伝送装置３−２の送信クロックが停止したことによ
る処理の正常性を試験することができる。試験フレーＡ
４の処理では、プロセッサ１−１からプロセッサ１−
２に対して例えば任意のワーストパターンデータをＤＡ
Ｔ八とした試験フレーム４および試験フレーム４′を送
受信することにより、プロセッサ１１からプロセッサ１
−２までのデータ伝送路上に配置されるデータ伝送装置
３−１および３−２の正常性を試験する、二とができる
。
−１からデータ伝送装置３−２に対して例えば任意のワ
ーストパターンデータをりＡＴＡとした試験フレームお
よび試験フレーム１′を送受信することにより、プロセ
ッサ１−１からデータ伝送装置３−２までのデータ伝送
路上に配置されるデータ伝送ｇ１３−１および３２の正
常性を試験することができる。試験フレーム２の処理で
は、プロセッサ１−１からデータ伝送装置３−２に対し
て例えば故意２こデータ伝送装置３−２から異常状態を
示すレスポンスフレームを発生させる試験フレーム２を
送信することより、プロセッサＩ−１からデータ伝送装
置３−２までのデータ伝送路上に配置されるデータ伝送
語ｆｆ３−１および３−２について、データ伝送装置３
−２から異常状態を示すレスポンスフレームが発生した
ことによる処理の正常性を試験することができる。試験
フレーム３の処理では、プロセッサ１−１からデータ伝
送装置３−２に対して例えばデータ伝送装置３−２の送
信クロックを停止する命令コードをＤＡＴＡとした８試
験フレーム３を送信することにより、プロセッサ１−１
からデータ伝送装置３−２までのデータ伝送路上に配置
されるデータ伝送語ｒ３−１および３−２について、デ
ータ伝送装置３−２の送信クロックが停止したことによ
る処理の正常性を試験することができる。試験フレーＡ
４の処理では、プロセッサ１−１からプロセッサ１−
２に対して例えば任意のワーストパターンデータをＤＡ
Ｔ八とした試験フレーム４および試験フレーム４′を送
受信することにより、プロセッサ１１からプロセッサ１
−２までのデータ伝送路上に配置されるデータ伝送装置
３−１および３−２の正常性を試験する、二とができる
。
さて、前述の説明はプロセッサ１−１からデータ伝送装
置３−２に対して試験フレーム１、試験フレーム２およ
び試験フレーム３を送受信することによりプロセッサ１
１からデータ伝送装置３−２までのデータ伝送路上に配
置されるデータ伝送装置３−１および３−２を、プロセ
ッサ１−１からプロセッサ１−２に対して試験フレーム
４を送受信することによりプロセッサ１−１からプロセ
ッサ１−２までのデータ伝送路上に配置されるデータ伝
送装置３−１および３−２をそれぞれ試験する方法であ
る。しかし、これと同じ方法で、ＤＡに任意のデータ伝
送装置のアドレスを設定した試験フレーム１、試験フレ
ー１．２および試験フレーム３を使用し例えば第１図の
プロセッサ１−１からデータ伝送装置３−１に対して送
受信することにより、プロセッサｌ−１からデータ伝送
装置３−１までのデータ伝送路上に配置されるデータ伝
送’装置３−ｉを試験することができ、上記と同じ方法
でＤＡに任意のプロセッサのアドレスを設定した試験フ
レーム４を使用し例えばプロセッサ１−２からプロセッ
サ！−１に対して送受信することにより、プロセッサ１
−２からプロセッサ１−１までのデータ伝送路上に配置
されるデータ伝送装置３−２および３−１をそれぞれ試
験することができる。
置３−２に対して試験フレーム１、試験フレーム２およ
び試験フレーム３を送受信することによりプロセッサ１
１からデータ伝送装置３−２までのデータ伝送路上に配
置されるデータ伝送装置３−１および３−２を、プロセ
ッサ１−１からプロセッサ１−２に対して試験フレーム
４を送受信することによりプロセッサ１−１からプロセ
ッサ１−２までのデータ伝送路上に配置されるデータ伝
送装置３−１および３−２をそれぞれ試験する方法であ
る。しかし、これと同じ方法で、ＤＡに任意のデータ伝
送装置のアドレスを設定した試験フレーム１、試験フレ
ー１．２および試験フレーム３を使用し例えば第１図の
プロセッサ１−１からデータ伝送装置３−１に対して送
受信することにより、プロセッサｌ−１からデータ伝送
装置３−１までのデータ伝送路上に配置されるデータ伝
送’装置３−ｉを試験することができ、上記と同じ方法
でＤＡに任意のプロセッサのアドレスを設定した試験フ
レーム４を使用し例えばプロセッサ１−２からプロセッ
サ！−１に対して送受信することにより、プロセッサ１
−２からプロセッサ１−１までのデータ伝送路上に配置
されるデータ伝送装置３−２および３−１をそれぞれ試
験することができる。
このように一つのプロセッサ１−１からもう一方のプロ
セッサ１−２までのデータ伝送路上に配置されるデータ
伝送装置３−１．３−２およびプロセッサ１−２との間
において、最初にプロセッサ１１がらデータ伝送装置３
−ＩＱこ対して試験フレーム１、試験フレーム２および
試験フレーム３を送受信しプロセッサ１−１からデータ
伝送装置３−１までのデー夕伝送路を、二番目にプロセ
ッサ１−１からデータ伝送装置３−２に対して試験フレ
ーム１、試験フレーム２および試験フレーム３を送受信
しプロセッサ１−１からデータ伝送装置３−２までのデ
ータ伝送路を・最後にプロセッサ１−１からブロモ・ソ
サ１−２に対して試験フレーム４を送受信しプロセッサ
１−１からプロセッサ１−２までのデータ伝送路をとい
う順序で前述の方法により行うことにより、プロセッサ
ｌ−１からプロセッサＬ２までのデータ伝送路−こ配置
される全てのデータ伝送装置を段階的かつ敏速に試験す
ることができる。また、プロセッサ１−２からプロセッ
サ１−１に対しても前述の方法でデータ伝送装置を試験
することもできる。
セッサ１−２までのデータ伝送路上に配置されるデータ
伝送装置３−１．３−２およびプロセッサ１−２との間
において、最初にプロセッサ１１がらデータ伝送装置３
−ＩＱこ対して試験フレーム１、試験フレーム２および
試験フレーム３を送受信しプロセッサ１−１からデータ
伝送装置３−１までのデー夕伝送路を、二番目にプロセ
ッサ１−１からデータ伝送装置３−２に対して試験フレ
ーム１、試験フレーム２および試験フレーム３を送受信
しプロセッサ１−１からデータ伝送装置３−２までのデ
ータ伝送路を・最後にプロセッサ１−１からブロモ・ソ
サ１−２に対して試験フレーム４を送受信しプロセッサ
１−１からプロセッサ１−２までのデータ伝送路をとい
う順序で前述の方法により行うことにより、プロセッサ
ｌ−１からプロセッサＬ２までのデータ伝送路−こ配置
される全てのデータ伝送装置を段階的かつ敏速に試験す
ることができる。また、プロセッサ１−２からプロセッ
サ１−１に対しても前述の方法でデータ伝送装置を試験
することもできる。
本発明は以上説明したように、一方のプロセッサから他
方のプロセッサまでのデータ伝送路に配置された全ての
データ伝送装置を段階的かつ敏速に試験することができ
るので、複数台のプロセッサを相互に接続したデータ伝
送系統の保守作業に要する工数と時間を削減することが
できる効果がある。
方のプロセッサまでのデータ伝送路に配置された全ての
データ伝送装置を段階的かつ敏速に試験することができ
るので、複数台のプロセッサを相互に接続したデータ伝
送系統の保守作業に要する工数と時間を削減することが
できる効果がある。
第１図は本発明実施例系統の構成を示すプロ。
り構成図。
第２図は第１図のデータ伝送路で使用されるデータ伝送
フレームの形式図。 第３図は第１図のデータ伝送装置の要部を示すブロック
構成図。 １−１ 、Ｌ２・・・プロセッサ、２−１．２−２・・
・インタフェース、３−１．３−２・・・データ伝送装
置、４・・・データ伝送路、１０・・・試験用フレーム
デコード機構、２０・・・受（ｉ用バッファ、３０・・
・送信用バッファ、４０・・・処理機構、１０１．２０
１．４０１１．０００．２０００・・・データ伝送ライ
ン、１１１・・・試験用フレームを受信したことを通知
する制御機構、４１１・・・受信データ格納バフフッ番
フレームの形式図。 第３図は第１図のデータ伝送装置の要部を示すブロック
構成図。 １−１ 、Ｌ２・・・プロセッサ、２−１．２−２・・
・インタフェース、３−１．３−２・・・データ伝送装
置、４・・・データ伝送路、１０・・・試験用フレーム
デコード機構、２０・・・受（ｉ用バッファ、３０・・
・送信用バッファ、４０・・・処理機構、１０１．２０
１．４０１１．０００．２０００・・・データ伝送ライ
ン、１１１・・・試験用フレームを受信したことを通知
する制御機構、４１１・・・受信データ格納バフフッ番
Claims (1)
- （１）データ伝送装置とプロセッサとがインタフェース
により接続された組が、複数個データ伝送路により相互
に接続され、このデータ伝送路にデータをフレーム単位
で授受して、上記データ伝送装置の試験を行う方法にお
いて、 上記プロセッサの一つから上記データ伝送装置の一つに
伝送されたフレームに対し、このデータ伝送装置は、受
信したフレームのデータ部の内容である特定データをそ
のデータ部の内容とする第一の折返しフレームを上記プ
ロセッサの一つに送信し、 また、受信したフレームのデータ部の内容である特定コ
ントロールコードをそのコントロールコードとするレス
ポンスフレームを上記プロセッサの一つに送信し、 さらに、受信したフレームのデータ部の内容である特定
命令に基づいて自装置で処理を行い、かつ、上記プロセ
ッサの一つから他のプロセッサに伝送されたフレームに
対し、この他のプロセッサは、 受信したフレームのデータ部の内容である特定パターン
のデータをそのデータ部の内容とする第二の折返しフレ
ームを上記プロセッサの一つに送信させる ことを特徴とするデータ伝送装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214057A JPS6273843A (ja) | 1985-09-26 | 1985-09-26 | デ−タ伝送装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214057A JPS6273843A (ja) | 1985-09-26 | 1985-09-26 | デ−タ伝送装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273843A true JPS6273843A (ja) | 1987-04-04 |
Family
ID=16649548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60214057A Pending JPS6273843A (ja) | 1985-09-26 | 1985-09-26 | デ−タ伝送装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248931B2 (en) | 2002-06-12 | 2007-07-24 | Asm America, Inc. | Semiconductor wafer position shift measurement and correction |
-
1985
- 1985-09-26 JP JP60214057A patent/JPS6273843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248931B2 (en) | 2002-06-12 | 2007-07-24 | Asm America, Inc. | Semiconductor wafer position shift measurement and correction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0255091A2 (en) | Multi-CPU interlock | |
| Luttik | Description and formal specification of the link layer of P1394 | |
| JPH025665A (ja) | アダプタ | |
| JPH0561667B2 (ja) | ||
| JPS6043767A (ja) | インタ−フエ−ス回路 | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| EP0115348A2 (en) | Remote initialization of interconnected communications stations | |
| JPS6273843A (ja) | デ−タ伝送装置の試験方法 | |
| JPS6368345A (ja) | 材料搬送制御装置及び方法 | |
| US5592621A (en) | System for inserting first transmission token into data stream appended to second transmission token to facilitate full duplex communication between central controller and other controllers | |
| EP0255090A2 (en) | LAN controller proprietary bus | |
| JPH01223854A (ja) | データ伝送装置試験方式 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS61224538A (ja) | デ−タ通信装置試験方式 | |
| JPH0553334B2 (ja) | ||
| JPS6286939A (ja) | デ−タ伝送方式 | |
| JPH01157642A (ja) | ローカルエリアネットワーク | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS62179238A (ja) | デ−タ伝送装置試験方式 | |
| JPH04124751A (ja) | シングルバスアダプタ | |
| JPS605099B2 (ja) | ロ−カルステ−シヨンの送信先アドレス制御方式 | |
| JPH0553335B2 (ja) | ||
| JPS62200947A (ja) | バス中継装置 | |
| JPS6080339A (ja) | デ−タ伝送装置の制御方式 |