JPS6271221A - GaAs半導体ウエハのアニ−ル法 - Google Patents

GaAs半導体ウエハのアニ−ル法

Info

Publication number
JPS6271221A
JPS6271221A JP21032285A JP21032285A JPS6271221A JP S6271221 A JPS6271221 A JP S6271221A JP 21032285 A JP21032285 A JP 21032285A JP 21032285 A JP21032285 A JP 21032285A JP S6271221 A JPS6271221 A JP S6271221A
Authority
JP
Japan
Prior art keywords
annealing
semiconductor wafer
gaas semiconductor
wafer
lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21032285A
Other languages
English (en)
Inventor
Naoya Miyano
尚哉 宮野
Toshihiko Takebe
武部 敏彦
Shigeo Murai
重夫 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP21032285A priority Critical patent/JPS6271221A/ja
Publication of JPS6271221A publication Critical patent/JPS6271221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、 GaAs  半導体ウェハのアニール法に
関する。
(従来の技術) 半導体ウェハを加熱するための従来の技術としては、電
気炉アニール法、ランプアニール法が実用化されておシ
、他にはレーザーまたは電子ビームを用いるアニール法
が考案されている。
電気炉アニール法は、半導体ウェハを電気炉内で800
−900℃にて10−20分間加熱する方法である。こ
の方法では、電気炉の加熱ま九は冷却に通常数時間を要
する。ランプアニール法は、光源であるランプより輻射
される赤外線または可視光を半導体ウェハまたはこれと
密着する試料ホルダーに吸収させ、半導体ウェハを加熱
する方法である。この方法では、電気炉アニール法と比
べてアニール温度及び時間の選択の幅が広いが、通常そ
れぞれ900−1100℃、数十秒以下での高温、短時
間アニールが用いられる。また、ランプアニール法にお
いて、昇浪速度は重要なアニール条件であるが、一般に
数十℃/秒以上の急速昇温アニールが用いられておシ、
10℃/秒以下の条件が採用された例はない。レーザー
や電子ビームを使用するアニール法では、半導体ウェー
を10GaAs秒以下の極めて短時間のうちに加熱する
方法であるが、実用化に至っていない。
半導体ウェハ加熱のために従来用いられている電気炉ア
ニール法では、アニール時間が10−20分間と長く、
また、電気炉の加熱、冷却に数時間を要するので、アニ
ール全工程に要する時間が長い。このため、短時間で多
数のウェハを加熱するのに適さない。また、ウニ八面内
での注入不純物の拡散や残留不純物の再分布が顕著であ
る。一方、レーザーや電子ビームラ使用するアニール法
では、ウニ八表面を非常に短時間(10”−”秒以下)
かつ局所的に加熱するため、ウェハを均一に加熱するこ
とができない。
その結果、ウェハに新たな欠陥が生じる等の理由によシ
実用化に至っていない。
ランプアニール法は上記のアニール法の欠点を克服する
方法として有効である。従来ランプアニールの条件は、 アニール温度:900−1100℃ アニール時間:数十秒以下(通常10秒程度)昇温速度
:数十℃/秒以上(通常10n−200℃/秒)であり
、急速昇温、短時間アニールが用いられている。しかし
ながら、このような急速昇温、短時間アニールの場合に
は、ウェハを熱平衡下で加熱できない。このため、特に
ドナーイオン注入後のウェハの表面損傷の回復やドナー
イオンの活性化をウェーの高温加熱によシ行なら際には
、従来のランプアニール法は不十分なものであった。
(発明が解決しようとする問題点) 本発明はGaAs  半導体ウェハをアニールするに際
し、ウェハを熱平衡に近い状態で加熱してアニール温度
への円滑な移行を可能とし、ウニ八表面にtherma
l pitの発生を回避するとともに注入した不純物の
電気的活性化率を十分に高めるアニール法を提供しよう
とするものである。
(問題点を解決するための手段) 本発明はGaAs  半導体ウェハをランプアニール炉
に収容し、昇温速度1〜5℃/秒で加熱し、アニール温
度850〜900℃、アニール温度850〜900℃、
アニールすることを特徴とするGaAs  半導体ウェ
ハのアニール法である。
そして、 GaAs  半導体ウニ八表面には8iNx
S ;、o、または81NxOy 膜を形成して保護す
るとともに、加熱中のウニ八表面からAs  が抜ける
ことを防ぐために別のGaAs  ウェハを前記ウェハ
に重ね合わせて、カーボンまたはSiC製試料ホルダー
内に密着固定することができる。なお、試料ホルダーの
材料は上記以外の赤外吸収体を用いてもよい。また不活
性雰囲気としてN、またはAr、 Ne  等の希ガス
中で赤外線ランプで加熱することができる。
(実施例) 第1図はランプアニール炉の構造の概略図である。石英
治具8により支持された試料ホルダー7は石英保護管2
中に収容され、試料ホルダー7に付設した熱電対5の電
流導入端子6を石英保護管2の蓋に設けた0石英保護管
2には雰囲気ガスであるN、またAr  を導入する管
4設けるとともに、油回転ポンプ及び油拡散ポンプに接
続された排気管9を設ける。また、石英保護管2の周囲
には、通電加熱により赤外線を輻射するヒーター1及び
水冷管3を設ける。加熱すべきウニ八表面は、 5iN
xl@で保護し、その上に別のGaAs  ウェハを重
ね合わせて、カーボンまたは81C製試料ホルダー7内
に密着固定した。
電界効果トランジスター作製過程において、ドナーイオ
ン注入後のGaAs  ウェハのアニールエ程を上述の
ランプアニール炉を用いて行なった。こうして作製した
電界効果トランジスターについて、表面からの深さ方向
へのキャリヤー密度分布と電流−電圧特性をそれぞれ、
C−V法及びI−V法により測定した。但し、測定はウ
ニ八面内の一直線上に並んだ26個の電界効果トランジ
スターについて行なわれる。昇温速度を2℃/秒、アニ
ール温度を850℃としたとき、キャリヤー密度の最大
値(単位: 5w−” )、b 及びキャリヤー密度が
f X 101・1 に減衰する深さく単位:μyps
)、DI−の平均値がアニール時間に対してどのように
変化するかを示したものが第2図である。NpとI)t
@のバラツキのアニール時間依存性を第5図に示す。
注入されたドナーイオンの電気的活性化率はキャリヤー
密度に比例する。ここで、キャリヤー密度は近似的にN
pとDI−の積で与えられると考えてよい。従って、ド
ナーイオンの電気的活性化率はちとDI−の積に比例す
ると考えられる。
第2図に示した結果によるとN、とI)taは、アニー
ル時間を100−300秒としたときに従来の電、気炉
アニール法(アニール温度=820℃。
アニール時間:1200秒)の場合と同程度の値をもつ
が、アニール時間が100秒以下のときには電気炉アニ
ール法を用いて得られる値よシも小さい。従って、アニ
ール時間を100−300秒としたとき、電気炉アニー
ル法を用いた場合と同程度の電気的活性化率を得ること
ができる。また、第3図に示した結果によると、Npと
D(のバラツキは、アニール時間が10〇−300秒の
ときには電気炉アニール法の場合と比べて同程度または
それ以下であるが、アニール時間が100秒以下では電
気炉アニール法を用いて得られる値よりも大きい。故に
、アニール時間を100−5QO秒とすると、電気炉ア
ニール法の場合よシも電気的活性化率の均一性が優れて
いる。アニール時間が300秒以上になると、アニール
工程に要する時間が長くなる上に注入不純物の拡散や残
留不純物の再分布が生じる恐れがある。上に述べたこと
から、アニール@度が一定の場合には、アニール時間を
100−300秒とすることによって、電気炉アニール
法を用いた場合よ〕優れた均一性をもつ電気的活性化率
が得られることがわかる。また、昇温速度を2℃/秒、
アニール時間をsa。
秒としたとき、NpとI)tsの平均値とバラツキのア
ニール@度依存性を第4図と第5図に示す。
第4図に示した結果から、NpとDI・は、アニール温
度が850−950℃のとき電気炉アニールと同程度ま
たはそれ以上である。第5図に示した結果によると、N
やとDI−のバラツキは850−900℃間で電気炉ア
ニール法の場合と比べて小さいが、900℃以上では増
大することがわかる。アニール温度がsso’c付近以
下では十分な電気的活性化は一般に期待できない。従っ
て、電気炉アニール法の場合と比べて優れた電気的活性
化率及びその均一性を与えるアニール温度領域は、85
0−900℃間であると結論される。
電界効果トランジスターの電流(1)−電圧(ロ)特性
曲線は、電流飽和領域では、I = K(Y−Vth)
”(但し、Xは定数、 vthについては後述)で表わ
されるので、測定されたΔ−■曲線を外挿してV軸との
交点vthを求め、これを立ち上がシミ圧と呼ぶ。昇温
速度を2℃/秒、アニール温度を850℃、アニール時
間を500秒とすると、 vthのバラツキは2.4%
であった(但し、vthのバラツキは、σvthを標準
偏差、vth −17を論理振幅の平均値とすると、 fiFアニール法を用い九場合のvthのバラツキ2.
9%より小さく、ランプアニール法は、均一性の高い特
性をもつ電界効果トランジスターを作製するのく有効で
あることがわかる。
上述の結果は昇温速度が1−5℃/秒のときに再現され
る。昇温速度が5℃/秒を越えると、加熱によるウェハ
の反シが顕著にな)、かつ、ウェハを一定のアニール温
度で加熱することが容易でないために、均一な特性をも
つ電界効果トランジスターを作製することが困難となる
(発明の効果) 本発明は上記構成を採用することにより、不純物注入後
のGaAs  半導体ウェハの表面損傷の回復及び電気
的活性化率の向上と均一性に優れたアニール処理を短時
間で簡便に行うことができるという、顕著な効果を有し
ている。
【図面の簡単な説明】
第1図はランプアニール炉の構造の概略図、第2図〜第
5図は本発明のアニール条件を確認するための実験デー
タを示したグラフである。

Claims (4)

    【特許請求の範囲】
  1. (1)GaAs半導体ウェハをランプアニール炉に収容
    し、昇温速度1〜5℃/秒で加熱し、アニール温度85
    0〜900℃、アニール時間100〜300秒でアニー
    ルすることを特徴とするGaAs半導体ウェハのアニー
    ル法。
  2. (2)赤外線吸収体であるカーボンまたはSiC製ホル
    ダー内にGaAs半導体ウェハを支持して赤外線ランプ
    アニール炉内で加熱することを特徴とする特許請求の範
    囲第1項記載のGaAs半導体ウェハのアニール法。
  3. (3)ウェハ表面にSiN_x、SiO_2またはSi
    N_xO_y膜を形成したGaAs半導体ウェハをアニ
    ールすることを特徴とする特許請求の範囲第1項記載の
    GaAs半導体ウェハのアニール法。
  4. (4)ランプアニール炉内にN_2または希ガスを導入
    し、不活性雰囲気中でウェハを加熱することを特徴とす
    る特許請求の範囲第1項記載のGaAs半導体ウェハの
    アニール法。
JP21032285A 1985-09-25 1985-09-25 GaAs半導体ウエハのアニ−ル法 Pending JPS6271221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21032285A JPS6271221A (ja) 1985-09-25 1985-09-25 GaAs半導体ウエハのアニ−ル法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21032285A JPS6271221A (ja) 1985-09-25 1985-09-25 GaAs半導体ウエハのアニ−ル法

Publications (1)

Publication Number Publication Date
JPS6271221A true JPS6271221A (ja) 1987-04-01

Family

ID=16587504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21032285A Pending JPS6271221A (ja) 1985-09-25 1985-09-25 GaAs半導体ウエハのアニ−ル法

Country Status (1)

Country Link
JP (1) JPS6271221A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019131791A1 (ja) * 2017-12-27 2020-04-09 株式会社米倉製作所 赤外線焼成装置及びこれを用いた電子部品の焼成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019131791A1 (ja) * 2017-12-27 2020-04-09 株式会社米倉製作所 赤外線焼成装置及びこれを用いた電子部品の焼成方法

Similar Documents

Publication Publication Date Title
EP0075439B1 (en) Semiconductor processing
JPH02303121A (ja) 半導体デバイスの製造方法
JPH0231493B2 (ja)
JPH0232535A (ja) 半導体デバイス用シリコン基板の製造方法
IT8023526A1 (it) Procedimento per l'assorbimento di contaminanti, difetti o simili in un corpo semiconduttore
JPS6271221A (ja) GaAs半導体ウエハのアニ−ル法
JPH0834191B2 (ja) 半導体ウエフア中へド−パントを高温ドライブイン拡散する方法
JP6881292B2 (ja) 再結合ライフタイムの制御方法
US3666546A (en) Ion-free insulating layers
JPS60239400A (ja) 化合物半導体のアニ−ル法
JPS63271922A (ja) 熱処理装置
JPS60732A (ja) アニ−ル方法
JPS60239398A (ja) 化合物半導体のアニ−ル法
JPS60239030A (ja) 化合物半導体のアニ−ル法
JPH0133936B2 (ja)
JP2876994B2 (ja) 短時間アニール装置
JPH04334018A (ja) 熱処理装置
JPS6244847B2 (ja)
JPH06508957A (ja) 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置
JPH05243171A (ja) 半導体基板熱処理用治具
JPS603124A (ja) 化合物半導体のアニ−ル法
JPS60240118A (ja) Si半導体の製造方法
JPH0691076B2 (ja) 半導体装置の製造方法
JPS61145818A (ja) 半導体薄膜の熱処理方法
JPS6175517A (ja) 化合物半導体基板のアニ−ル法