JPS60239030A - 化合物半導体のアニ−ル法 - Google Patents
化合物半導体のアニ−ル法Info
- Publication number
- JPS60239030A JPS60239030A JP59095391A JP9539184A JPS60239030A JP S60239030 A JPS60239030 A JP S60239030A JP 59095391 A JP59095391 A JP 59095391A JP 9539184 A JP9539184 A JP 9539184A JP S60239030 A JPS60239030 A JP S60239030A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- compound semiconductor
- substrates
- substrate
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 150000001875 compounds Chemical class 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000002484 inorganic compounds Chemical class 0.000 claims abstract description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000001228 spectrum Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 13
- 239000010453 quartz Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical class C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はＧａＡｓ ｙ Ｉ ｎＰ 等の化合物半導体に
Ｎ型もしくはＰ型の不純物となり得るイオンを注入した
後、化合物半導体を高温にてアニールし、イオン注入層
を活性化させる方法に関するものである。
Ｎ型もしくはＰ型の不純物となり得るイオンを注入した
後、化合物半導体を高温にてアニールし、イオン注入層
を活性化させる方法に関するものである。
ＧａＡｓ 等の化合物半導体結晶基板を用いイオン注入
によってトランジスタや集積回路を製作する場合、アニ
ールの工程は導電層を形成する上で不可欠である。アニ
ールは一般にイオン注入された化合物半導体基板を抵抗
加熱炉で数十分間高温加熱処理するものである。加熱温
度は基板に含まれる蒸気圧の高い成分例えばＡｓ−？Ｐ
が蒸発を開始する温度より高いため基板が熱分解を生
じるという問題があった。このためアニールによって基
板表面に形成する導電層の電気的性質が変動し、バラツ
キが大きいという問題があった。
によってトランジスタや集積回路を製作する場合、アニ
ールの工程は導電層を形成する上で不可欠である。アニ
ールは一般にイオン注入された化合物半導体基板を抵抗
加熱炉で数十分間高温加熱処理するものである。加熱温
度は基板に含まれる蒸気圧の高い成分例えばＡｓ−？Ｐ
が蒸発を開始する温度より高いため基板が熱分解を生
じるという問題があった。このためアニールによって基
板表面に形成する導電層の電気的性質が変動し、バラツ
キが大きいという問題があった。
これを防ぐため蒸気圧の高い成分の蒸気圧下でアニール
したり蒸発を防ぐための保護膜例えば、Ｓｉ０ｇ膜や５
ｉａＮ４ 膜を基板表面に形成した後にアニールする方
法が採られている。しかしながら前者の方法では蒸気圧
の高い成分を含むガスが有毒であるため操作や処理が複
雑なプロセスとなり、生産性が著しく低いという問題が
残る。一方、後者では保護膜の形成法、形成条件によっ
て膜の性質が異なるため安定性、再現性が低くアニール
中に保護膜が割れる等の問題がある。
したり蒸発を防ぐための保護膜例えば、Ｓｉ０ｇ膜や５
ｉａＮ４ 膜を基板表面に形成した後にアニールする方
法が採られている。しかしながら前者の方法では蒸気圧
の高い成分を含むガスが有毒であるため操作や処理が複
雑なプロセスとなり、生産性が著しく低いという問題が
残る。一方、後者では保護膜の形成法、形成条件によっ
て膜の性質が異なるため安定性、再現性が低くアニール
中に保護膜が割れる等の問題がある。
また、従来のアニール法は電気炉で数十分間高温熱処理
するため基板結晶内の残留不純物であるＣｒやＭｎが拡
散や表面近傍での高濃度化等を起こし、イオン注入され
た原子と相互に影響を及ぼすことが知られている。この
ためアニールによる活性化率が不安定となり、トランジ
スタや集積回路の電気特性を制御することが困難となっ
ている。
するため基板結晶内の残留不純物であるＣｒやＭｎが拡
散や表面近傍での高濃度化等を起こし、イオン注入され
た原子と相互に影響を及ぼすことが知られている。この
ためアニールによる活性化率が不安定となり、トランジ
スタや集積回路の電気特性を制御することが困難となっ
ている。
さらに従来のアニール法では注入された原子がアニール
中に表面と平行な方向に十分の数ミクロンも拡散する横
方向拡散も知られている。このため注入領域、例えば実
効ゲート長が変化することになり１μｍという微細加工
が必要な素子製造の面からは重大な問題となる。
中に表面と平行な方向に十分の数ミクロンも拡散する横
方向拡散も知られている。このため注入領域、例えば実
効ゲート長が変化することになり１μｍという微細加工
が必要な素子製造の面からは重大な問題となる。
これに対し、近年赤外線ランプによるアニール法が報告
されている。図３はその一例である。基板を急速に加熱
できるという特徴から従来法のアニールより約２桁短い
アニール時間が可能であり、従って横方向拡散も抑制で
きると共に蒸気圧の高いＡｓやＰ の成分の蒸発も最小
限に低減できると報告されている。しかしながら、Ａｓ
やＰ の蒸発は原理的に皆無にできない。例えば、８ｏ
ｏ℃で１０秒間熱処理しただけでも鏡面研磨されたＧａ
Ａｓ 基板表面の全面にわたって微小な斑点が生じ、い
わゆるＡｓ抜けが観察され、ＡｓやＰの蒸発については
依然問題が残っている。
されている。図３はその一例である。基板を急速に加熱
できるという特徴から従来法のアニールより約２桁短い
アニール時間が可能であり、従って横方向拡散も抑制で
きると共に蒸気圧の高いＡｓやＰ の成分の蒸発も最小
限に低減できると報告されている。しかしながら、Ａｓ
やＰ の蒸発は原理的に皆無にできない。例えば、８ｏ
ｏ℃で１０秒間熱処理しただけでも鏡面研磨されたＧａ
Ａｓ 基板表面の全面にわたって微小な斑点が生じ、い
わゆるＡｓ抜けが観察され、ＡｓやＰの蒸発については
依然問題が残っている。
さらに、赤外線ランプの急速加熱の特徴を生がしてアニ
ールすると肉眼でも観察できる程の大きな「スリップラ
イン」と呼ばれる結晶の歪が生じることが知られている
。これはその部分の結晶性が破壊されていることになり
トランジスタや集積回路の電気特性を制御するための重
大な障害となっている。
ールすると肉眼でも観察できる程の大きな「スリップラ
イン」と呼ばれる結晶の歪が生じることが知られている
。これはその部分の結晶性が破壊されていることになり
トランジスタや集積回路の電気特性を制御するための重
大な障害となっている。
本発明はこのような従来法の欠点を解消し、化合物半導
体の熱分解を防ぐと同時に横方向の拡散を抑制し得るア
ニール方法を提供するものである。
体の熱分解を防ぐと同時に横方向の拡散を抑制し得るア
ニール方法を提供するものである。
以下、実施例に即して、本発明を説明する。図１は化合
物半導体としてＧａＡｓ 基板を用いる場合の本発明に
よるアニール法の構成を図示したものである。一度真空
排気された後、Ｎｇガスを満たした石英管１１の内部中
央に石英治具１２を介して保持された一対の厚さ数肌の
同一形状をしたカーボングラファイト板１８の間に両面
に厚さ１０００Ａの５ｉａＮ４膜１４１をプラズマＣＶ
Ｄ法で形成した一対のＧａＡｓ 基板１５をイオン注入
された面を互いに向き合うようにして置き、石英管１１
の外部よりＧａＡｓ 基板１５の両面からランプヒータ
１６を用いて照射して加熱させる。アニール温度は、Ｇ
ａＡｓ 基板１５の近傍に設置した熱電対により測定し
、これを基準にしてランプに印加する電力をＰＩＤ制御
することにより、加熱速度、アニール温度を一定にした
。本発明になるアニール法で９００’ｃ ｉ ｏ秒間ア
ニールした試料は従来の電気炉で、８００℃２０分アニ
ールした試料と同等のキャリア濃度プロファイルを示し
た。さらにアニール時の昇温速度を従来法と同じ２０℃
／秒〜８０°Ｃ／秒とした急速加熱でアニールしても従
来法のようなスリップラインは観察されなかった。
物半導体としてＧａＡｓ 基板を用いる場合の本発明に
よるアニール法の構成を図示したものである。一度真空
排気された後、Ｎｇガスを満たした石英管１１の内部中
央に石英治具１２を介して保持された一対の厚さ数肌の
同一形状をしたカーボングラファイト板１８の間に両面
に厚さ１０００Ａの５ｉａＮ４膜１４１をプラズマＣＶ
Ｄ法で形成した一対のＧａＡｓ 基板１５をイオン注入
された面を互いに向き合うようにして置き、石英管１１
の外部よりＧａＡｓ 基板１５の両面からランプヒータ
１６を用いて照射して加熱させる。アニール温度は、Ｇ
ａＡｓ 基板１５の近傍に設置した熱電対により測定し
、これを基準にしてランプに印加する電力をＰＩＤ制御
することにより、加熱速度、アニール温度を一定にした
。本発明になるアニール法で９００’ｃ ｉ ｏ秒間ア
ニールした試料は従来の電気炉で、８００℃２０分アニ
ールした試料と同等のキャリア濃度プロファイルを示し
た。さらにアニール時の昇温速度を従来法と同じ２０℃
／秒〜８０°Ｃ／秒とした急速加熱でアニールしても従
来法のようなスリップラインは観察されなかった。
５−
また上記条件のランプアニール法を適用し、ピンチオフ
電圧がＯＶ〜−１，２Ｖの範囲のＧａＡｓ 電界効果ト
ランジスタを作製したところ、１７ＩｕＬ×１７ｍＮ
領域中の約７０００個のトランジスタのピンチオフ電圧
のバラツキはｌシグマで５０〜１００ｍＶという結果を
得た。ちなみに図２の様にしてアニールした場合のバラ
ツキはｌシグマで１５０〜２５０ｍＶト大きく本発明が
バラツキ低減に効果をもっことが明らかとなり、基板１
５を重ねることによって基板１５、保護膜１４の熱分解
を互いに防ぐ効果を確認できた。
電圧がＯＶ〜−１，２Ｖの範囲のＧａＡｓ 電界効果ト
ランジスタを作製したところ、１７ＩｕＬ×１７ｍＮ
領域中の約７０００個のトランジスタのピンチオフ電圧
のバラツキはｌシグマで５０〜１００ｍＶという結果を
得た。ちなみに図２の様にしてアニールした場合のバラ
ツキはｌシグマで１５０〜２５０ｍＶト大きく本発明が
バラツキ低減に効果をもっことが明らかとなり、基板１
５を重ねることによって基板１５、保護膜１４の熱分解
を互いに防ぐ効果を確認できた。
本発明を構成する要件の一つはランプからの熱線として
赤外線のみならず、赤外線よりも波長の短い光をも利用
することにある。化合物半導体は赤外領域の光線に対し
て大きな透過率を有しているため赤外線による化合物半
導体基板の加熱は実質上効率が極めて小さくなる。そこ
で本発明では赤外線より短波長な光で基板を直接加熱す
ると同時に赤外線で基板を載せたカーボングラファイト
治具を加熱することにより、加熱効率を著しく向６− 上することにある。
赤外線のみならず、赤外線よりも波長の短い光をも利用
することにある。化合物半導体は赤外領域の光線に対し
て大きな透過率を有しているため赤外線による化合物半
導体基板の加熱は実質上効率が極めて小さくなる。そこ
で本発明では赤外線より短波長な光で基板を直接加熱す
ると同時に赤外線で基板を載せたカーボングラファイト
治具を加熱することにより、加熱効率を著しく向６− 上することにある。
本発明のもう一つの要件は、ランプからの光を効率良く
吸収して半導体基板に対して熱源となる物体を基板に密
着して対称的に配置することである。図３に示す通り従
来法では基板が直接雰囲気にさらされており、基板の厚
さ方向、特に基板表面での急峻な温度勾配が存在する。
吸収して半導体基板に対して熱源となる物体を基板に密
着して対称的に配置することである。図３に示す通り従
来法では基板が直接雰囲気にさらされており、基板の厚
さ方向、特に基板表面での急峻な温度勾配が存在する。
本発明ではこのような温度勾配をなくす事ができスリッ
プラインを防止することが可能となった。この目的から
すると基板を挾む物体として、はランプからの光を効率
良く吸収する材質であれば本発明の目的を満たすことに
なり、何ら実施例に制限されるものではない。
プラインを防止することが可能となった。この目的から
すると基板を挾む物体として、はランプからの光を効率
良く吸収する材質であれば本発明の目的を満たすことに
なり、何ら実施例に制限されるものではない。
さらにもう一つの要件は化合物半導体基板の少なくとも
イオン注入された面に無機化合物の保護膜を形成してア
ニールすることにある。これにより蒸気圧の高い成分の
蒸発を完全に阻止することが可能となる。この目的から
考えるに無機化合物膜としては実施例の５ｉａＮ４膜や
プラズマＣＶＤ法に何ら限定されるものではなく、他に
５ｉ０２膜、ｋｌｚ７− Ｏ８膜Ａｔ？Ｎ 膜等を周知の製法で形成することも可
能である。
イオン注入された面に無機化合物の保護膜を形成してア
ニールすることにある。これにより蒸気圧の高い成分の
蒸発を完全に阻止することが可能となる。この目的から
考えるに無機化合物膜としては実施例の５ｉａＮ４膜や
プラズマＣＶＤ法に何ら限定されるものではなく、他に
５ｉ０２膜、ｋｌｚ７− Ｏ８膜Ａｔ？Ｎ 膜等を周知の製法で形成することも可
能である。
さらにアニールは化合物半導体基板に高温で不必要な化
学反応を生じないために不活性ガス中で行なえば本発明
の目的を満たすことから雰囲気は実施例のＮ２ ガスに
何ら限定されるものではなく、Ｎ２の他にＡｒ ＋ Ｈ
ｅ等の不活性ガスやＨ２ガス及びそれらの混合ガスも適
用できることを付言する。
学反応を生じないために不活性ガス中で行なえば本発明
の目的を満たすことから雰囲気は実施例のＮ２ ガスに
何ら限定されるものではなく、Ｎ２の他にＡｒ ＋ Ｈ
ｅ等の不活性ガスやＨ２ガス及びそれらの混合ガスも適
用できることを付言する。
図１は本発明によるアニール法の構成例を図示したもの
であり、図２は本発明の詳細な説明するための図である
。 図３は従来のアニール法の構成例である。 １１・・・石英管 １２・・・石英治具 １３−・・カーボングラファイト板 １４、、−０無機化合物膜 １５００．化合物半導体基板 １６００．ランプヒータ
であり、図２は本発明の詳細な説明するための図である
。 図３は従来のアニール法の構成例である。 １１・・・石英管 １２・・・石英治具 １３−・・カーボングラファイト板 １４、、−０無機化合物膜 １５００．化合物半導体基板 １６００．ランプヒータ
Claims (1)
- （１）Ｎ型またはＰ型となりうるイオンを注入され、少
なくともイオン注入された側の表面に無機化合物膜を形
成した一対の化合物半導体基板を互いのイオン注入され
た側の表面が互いに向き合うように重ね、それらの両側
を赤外線及びそれより短い波長域の光を吸収する材質か
らなる一対の支持体ではさみ赤外線及びそれより短い波
長域にスペクトルをもつランプにて該化合物半導体を照
射して加熱することを特徴とする化合物半導体のアニー
ル法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095391A JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095391A JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239030A true JPS60239030A (ja) | 1985-11-27 |
| JPH0697664B2 JPH0697664B2 (ja) | 1994-11-30 |
Family
ID=14136344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59095391A Expired - Lifetime JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697664B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| US5403406A (en) * | 1990-11-15 | 1995-04-04 | Memc Electronic Materials, Spa | Silicon wafers having controlled precipitation distribution |
| DE19544525C2 (de) * | 1994-11-30 | 1999-10-21 | New Japan Radio Co Ltd | Verfahren zur Wärmebehandlung eines Halbleiterkörpers |
| CN110828365A (zh) * | 2019-11-19 | 2020-02-21 | 全球能源互联网研究院有限公司 | 退火组件及退火方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51115770A (en) * | 1975-04-03 | 1976-10-12 | Sanyo Electric Co Ltd | Annealing method after ion injection |
| JPS57183041A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Annealing method for chemical semiconductor |
-
1984
- 1984-05-11 JP JP59095391A patent/JPH0697664B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51115770A (en) * | 1975-04-03 | 1976-10-12 | Sanyo Electric Co Ltd | Annealing method after ion injection |
| JPS57183041A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Annealing method for chemical semiconductor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403406A (en) * | 1990-11-15 | 1995-04-04 | Memc Electronic Materials, Spa | Silicon wafers having controlled precipitation distribution |
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| DE19544525C2 (de) * | 1994-11-30 | 1999-10-21 | New Japan Radio Co Ltd | Verfahren zur Wärmebehandlung eines Halbleiterkörpers |
| CN110828365A (zh) * | 2019-11-19 | 2020-02-21 | 全球能源互联网研究院有限公司 | 退火组件及退火方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697664B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4576652A (en) | Incoherent light annealing of gallium arsenide substrate | |
| US5279973A (en) | Rapid thermal annealing for semiconductor substrate by using incoherent light | |
| JPS6355926A (ja) | 化合物半導体薄膜の成長方法 | |
| JPS6293927A (ja) | 固体平板状拡散源の急速熱処理による半導体ウェ−ハのド−ピング方法 | |
| US5250452A (en) | Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer | |
| JPS60239400A (ja) | 化合物半導体のアニ−ル法 | |
| JPS60239030A (ja) | 化合物半導体のアニ−ル法 | |
| JP2004063863A (ja) | 半導体装置の製造方法 | |
| JPH1197448A (ja) | 熱処理装置とこれを用いた半導体結晶の熱処理法 | |
| JPS603124A (ja) | 化合物半導体のアニ−ル法 | |
| JPS60239398A (ja) | 化合物半導体のアニ−ル法 | |
| US5101247A (en) | Germanium silicon dioxide gate MOSFET | |
| KR20050029429A (ko) | 자유 캐리어의 생성 기술을 사용하여 반도체 물질을레이저 열처리하는 공정 | |
| JPH0480879B2 (ja) | ||
| US4742022A (en) | Method of diffusing zinc into III-V compound semiconductor material | |
| JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
| JP2979550B2 (ja) | ランプアニール装置 | |
| JPS62271420A (ja) | 半導体基体の処理装置 | |
| JPS63271922A (ja) | 熱処理装置 | |
| JPH06508957A (ja) | 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置 | |
| JPS60240118A (ja) | Ｓｉ半導体の製造方法 | |
| JPH02291119A (ja) | 化合物半導体基板の熱処理方法 | |
| US3287188A (en) | Method for producing a boron diffused sillicon transistor | |
| JPH04192516A (ja) | ＩｎＡｌＰ系化合物半導体への不純物拡散法 | |
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 |