JPS6269716A - ステレオ・デイジタル・デイレイ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ステレオ・ディジタル・ディレイ方式に関す
る。

「従来の技術」 アナログ信号を遅延させる場合、主としてディジタル・
ディレィ回路が用いられる。この回路は、人力アナログ
信号をΔ／Ｄコンバータによりディジタル信号に変換し
、これをコントロール・ロジックの制御のもとにＲＡＭ
へ一時記憶させ、所定のディレイ・タイム後に取り出し
て、Ｄ／八へンバータにより再びアナログ信号に戻すも
のである。

ところで、このディジタル・ディレィ回路は、ステレオ
・オーディオ機器にエコー用等としてよく使用されてい
るが、この場合、通常、左右の各チャンネルに１固々に
設けられる。

［発明が解決しようとする問題点」 しかし、このように左右個別に設けられると、それぞれ
が独自に働（ため、各個にディレイ・タイムを設定しな
ければならず、また、両者に所定の時間的関連性をもた
せることが困難である。

本発明は、斯る問題点を解決しようとするものである。

「問題点を解決するための手段」 本発明は左右両チャンネルのアナログ信号をディジタル
信号に変換すると共に、これを一定のンリアル・データ
に符号化し、該シリアル・データをマイクロコンビニー
りとコントローラとの制御の基にＲＡＭへ記憶させ、か
つ、所定のディレイ・タイムの後に取り出して複号し、
左右両チャンネルのアナログ信号に戻すように構成し、
更に、そのシリアル・データをＲＡＭへ記憶させる際に
、左チャンネルと右チャンネルとの各書込みデータに上
記マイクロコンピュータの演算を以て予め任意なディレ
イ・タイム差をもたせることを特徴とする。

「作用」 如上の構成であるから、出力側の左右両チャンネルのア
ナログ信号は、共に所定の時間的関連性を持って遅延し
、また、両チャンネル間におけるディレイ・タイム差を
任意に選定することで、両チャンネルの遅延状態は固有
のものとなる。

「実施例」 図面は、本発明の実施例を示している。

左チャンネルと右チャンネルの各入力アナログ信号は、
それぞれローパスフィルタ］Ｌ、ｌ＊を経て、マルチプ
レックス機能を有するへ／Ｄコンバータ２に導入される
。

Δ／Ｄコンバータ２は、コントローラ４による一定の制
御信号の基に、両アナログ信号をディジタル（Ｒ号に変
換すると共に、シリアル・データに符号化し、これをＲ
ＡＭ３へ供給する。

ＲＡＭ３は、マイクロコンピュータ５とコントローラ４
との制御、つまり、アドレス信号及び制御信号に基づき
、そのシリアル・データを所定のアドレスに順次に記憶
すると共に、所定のディレイ・タイムの後にデ・マルチ
プレックス機能を有するＤ／Ａコンバータ６へと次々に
送り出す。

Ｄ／八へンバータ６は、左右各チャンネル用のサンプル
／ホールド回路７Ｌ、７Ｒを付帯し、該サンプル／ホー
ルド回路との共働により、そして、コントローラ４によ
る一定の制御信号に基づき、シリアル・データを複号し
て、左右両チャンネルのアナログ信号に戻す。

この左右両チャンネルのアナログ信号は、それぞれロー
パスフィルタ８Ｌ、８ｔ　で整形されて、出力として送
り出される。

マイクロコンビエータ５は、左右両チャンネルの各ディ
レイ・タイム、スタート等の指令信号を入力するキー・
マトリクス回路９と、そのｔｌ令内容を知らせる表示回
路１０を付帯している。

而して、マイクロコンビエータ５は、キー・７トリクス
回路９からの指令信号を受けて、書込みアドレス情ｔｇ
、読出しアドレス情報、ラッチ情報、スタート情報及び
リセット情報を出力して、これらコントローラへ送る。

また、マイクロコンピュータ５は、キー・マドリスク回
路９からの左右両チャンネルのディレイ・タイム指令信
号を受けて、そのディレイ・タイムについて演算し、左
チャンネルのディレイ・タイムを基準ディレイ・タイム
として、該基準ディレイ・タイムから右チャンネルのデ
ィレイ・タイムを減算することによりディレイ・タイム
差を得、該ディレイ・タイム差だけを上記書込みアドレ
ス情報に含ませる。つまり、ＲＡＭ３における右チャン
ネルの書込みアドレスをそのディレイ・タイム差に対応
させて総体的に移行させるのである。

一方、読出しアドレス情報には、上記基準ディレイ・タ
イムだけ含ませ、全体的な遅延を得るようにする。

コントローラ４は、マイクロコンピュータ５からのそれ
らの情報に基づき、全般的に一律に作用する一定の制御
信号と、上記ディレイ・タイム差情報だけを含む書込み
アドレス信号と、上記基準ディレイ・タイム情報だけを
含む読出しアドレス信号とを造り、その制御信号をＡ／
Ｄコンバータ２、ＲＡＭ３及びＤ／Ａコンバータ６へ供
給し、Δ／Ｄコンバータ２とＤ／八へンバータ６とヲ交
互に働かせると共に、これに対応させてＲＡＭ３に書込
みと読出しを交互に行わせる。また、ＲＡＭ３には、そ
の書込み時に、上記書込みアドレス信号を供給して、左
チャンネルのシリアル・データを所定アドレスに、かつ
、右チャンふルのシリアル・データを所定アドレスから
ディレイ・タイム差分だけ総体的に移行させたアドレス
にそれぞれ害込ませ、そして、読出し時に、上記読出し
アドレス信号を供給して、基準ディレイ・タイムの遅れ
を有する左チャン名ルのシリアル・データを読出させる
と共に、その基準ディレイ・タイムから更に上記ディレ
イ・タイム差のずれを有する右チャンネルのシリアル・
データを読出させる。

「発明の効果」 本発明によれば、１つのディジタル・ディレィ回路でス
テレオの左右両チャンネルに兼用でき、そのディレイ・
タイムの設定には、基準ディレイ・タイムと左右両チャ
ンネルにおけるディレイ・タイム差とを設定すればよく
、その設定が容易であり、しかも、その内容は、実質的
に左右両チャンネルで個別にディレイ・タイムの設定が
できることであり、独自性を保有させることができる。

また、両者の間に確実に所定の時間的関連性をもたせる
ことができ、その上、回路を簡素化できてコストダウン
できる。

【図面の簡単な説明】

図面は、本発明の実施例を示す回路図である。 ｌＬ、ＩＲ・・・ローパスフィルタ ２・・・Δ／Ｄコンバータ ３・・・ＲＡＭ ４・・・コントローラ ５・・・マイクロコンピュータ ６・・・Ｄ／八へンバータ ７Ｌ、７１１　・・・サンプル／ホールド回路８Ｌ、８
Ｒ・・・ローパスフィルタ ９・・・キー・マトリクス回路 １０・・・表示回路

Claims (1)

【特許請求の範囲】
1. 左右両チャンネルのアナログ信号をディジタル信号に変
   換すると共に、これを一定のシリアル・データに符号化
   し、該シリアル・データをマイクロコンピュータとコン
   トローラとの制御の基にＲＡＭへ記憶させ、かつ、所定
   のディレイ・タイムの後に取り出して複号し、左右両チ
   ャンネルのアナログ信号に戻すように構成し、更に、そ
   のシリアル・データをＲＡＭへ記憶させる際に、左チャ
   ンネルと右チャンネルとの各書込みデータに上記マイク
   ロコンピュータの演算を以て予め任意なディレイ・タイ
   ム差をもたせることを特徴とするステレオ・ディジタル
   ・ディレイ方式。