JPS6269331A - 処理能力測定方式 - Google Patents
処理能力測定方式Info
- Publication number
- JPS6269331A JPS6269331A JP60208255A JP20825585A JPS6269331A JP S6269331 A JPS6269331 A JP S6269331A JP 60208255 A JP60208255 A JP 60208255A JP 20825585 A JP20825585 A JP 20825585A JP S6269331 A JPS6269331 A JP S6269331A
- Authority
- JP
- Japan
- Prior art keywords
- time
- input
- memory
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部装置と情報を授受する装置において、外部装置と情
報を授受する度に、所定周期で歩進する計時手段から計
時値を読取り、メモリに記録することにより、前記装置
の総合的な処理速度を算出可能とする。
報を授受する度に、所定周期で歩進する計時手段から計
時値を読取り、メモリに記録することにより、前記装置
の総合的な処理速度を算出可能とする。
本発明は、プログラム制御方式処理装置を具備する装置
の総合的な処理能力を測定可能とする処理能力測定方式
に関する。
の総合的な処理能力を測定可能とする処理能力測定方式
に関する。
マイクロプロセッサの発達により、例えば情報処理シス
テムの中央制御装置と入出力装置との間のデータ転送を
制御する入出力制御装置等にも、制御情報或いはデータ
（以後データと総称する）の転送を制御する為に、ファ
ームウェア或いはマイクロプログラム等により制御され
るマイクロプロセッサが使用される。かかる入出力制御
装置の処理能力は、マイクロプロセッサのプログラム実
行速度、並びに外部装置との間のデータ転送速度等によ
り定まる。
テムの中央制御装置と入出力装置との間のデータ転送を
制御する入出力制御装置等にも、制御情報或いはデータ
（以後データと総称する）の転送を制御する為に、ファ
ームウェア或いはマイクロプログラム等により制御され
るマイクロプロセッサが使用される。かかる入出力制御
装置の処理能力は、マイクロプロセッサのプログラム実
行速度、並びに外部装置との間のデータ転送速度等によ
り定まる。
この種の装置の処理能力が、極力正確に把握されること
が望まれる。
が望まれる。
第３図は従来ある入出力制御装置の一例を示す図である
。
。
第３図において、入出力制御装置１は、中央制御装置２
と入出力装置３との間のデータ転送を司り、データ転送
全般を制御するプロセッサ１１、プロセンサ１１が実行
する制御プログラムを記憶するメモリ１２、中央制御装
置２或いは入出力装置３から転送されるデータを一旦蓄
積するデータバッファメモリ１３、並びにそれぞれ中央
制御装置２および入出力装置３との間でデータを送受信
する中央制御装置インタフェース１４および入出力装置
インタフェース１５を具備している。
と入出力装置３との間のデータ転送を司り、データ転送
全般を制御するプロセッサ１１、プロセンサ１１が実行
する制御プログラムを記憶するメモリ１２、中央制御装
置２或いは入出力装置３から転送されるデータを一旦蓄
積するデータバッファメモリ１３、並びにそれぞれ中央
制御装置２および入出力装置３との間でデータを送受信
する中央制御装置インタフェース１４および入出力装置
インタフェース１５を具備している。
プロセッサ１１は、中央制御装置２から伝達されるデー
タを、中央制御装置インタフェース１４を介して受信し
、データバッファメモリ１３に一旦格納した後、所定の
時期にデータバッファメモリ１３から抽出し、入出力装
置インタフェース１５を介して入出力装置３に転送する
。入出力装置３から伝達されるデータも、同様の過程で
中央制御装置２に転送される。
タを、中央制御装置インタフェース１４を介して受信し
、データバッファメモリ１３に一旦格納した後、所定の
時期にデータバッファメモリ１３から抽出し、入出力装
置インタフェース１５を介して入出力装置３に転送する
。入出力装置３から伝達されるデータも、同様の過程で
中央制御装置２に転送される。
なお中央制御装置インタフェース１４および入出力装置
インタフェース１５には、それぞれデータ転送に要する
時間を測定可能な端子１４１および１５１が設けられて
おり、例えばオシロスコープ等の波形観測装置により測
定可能である。
インタフェース１５には、それぞれデータ転送に要する
時間を測定可能な端子１４１および１５１が設けられて
おり、例えばオシロスコープ等の波形観測装置により測
定可能である。
然しプロセッサ１１の処理時間の測定手段は設けられて
いない為、プロセッサ１１が実行する制御プログラムの
ステップ数を計数し、単位ステップ当たりの実行時間を
乗じて算出する以外になかった。
いない為、プロセッサ１１が実行する制御プログラムの
ステップ数を計数し、単位ステップ当たりの実行時間を
乗じて算出する以外になかった。
以上の説明から明らかな如く、従来ある入出力制御装置
においては、中央制御装置インタフェース１４或いは入
出力装置インタフェース１５によるデータ転送時間は実
測出来ても、プロセッサ１１の処理時間は実測出来ず、
制御プログラムのステップ数および単位ステップ当たり
の実行時間から算出する以外に方法が無く、得られる結
果も不正確とならざるを得なかった。
においては、中央制御装置インタフェース１４或いは入
出力装置インタフェース１５によるデータ転送時間は実
測出来ても、プロセッサ１１の処理時間は実測出来ず、
制御プログラムのステップ数および単位ステップ当たり
の実行時間から算出する以外に方法が無く、得られる結
果も不正確とならざるを得なかった。
第１図は本発明の原理を示す図である。
第１図においては、プログラム制御方式処理装置１００
を具備し、外部装置２００との間で情報を授受する装置
３００に、所定周期で歩進する計時手段４００と、外部
装置２００との間で情報を転送する都度、計時手段４０
０の計時値を読取り、メモリ５００に記録する記録手段
６００とが設けられている。
を具備し、外部装置２００との間で情報を授受する装置
３００に、所定周期で歩進する計時手段４００と、外部
装置２００との間で情報を転送する都度、計時手段４０
０の計時値を読取り、メモリ５００に記録する記録手段
６００とが設けられている。
即ち本発明によれば、外部装置と情報を授受した時点毎
の計時値が、メモリ内に記録される為、各時点間の経過
時間が、記録された計時値から正確に総合的に算出可能
となる。
の計時値が、メモリ内に記録される為、各時点間の経過
時間が、記録された計時値から正確に総合的に算出可能
となる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による入出力制御装置を示す
図である。なお、企図を通じて同一符号は同一対象物を
示す。
図である。なお、企図を通じて同一符号は同一対象物を
示す。
第２図においては、計時手段４００として時計装置１６
が入出力制御装置１内に設けられ、また記録手段６００
として時価記録部１１１がプロセッサ１１内に設けられ
ている。時計装置１６は、公知の如く各時点の時刻を計
時する。
が入出力制御装置１内に設けられ、また記録手段６００
として時価記録部１１１がプロセッサ１１内に設けられ
ている。時計装置１６は、公知の如く各時点の時刻を計
時する。
第２図において、プロセッサ１１が、中央制御装置２か
ら伝達されるデータを、中央制御装置インタフェース１
４を介して受信し、データバッファメモリエ３に一旦格
納すると、時値記ｔ７に部１１１は時計装置１６から現
時点の計時値仁１を読取り、受信動作の識別情報と共に
メモリ１２に格納する。
ら伝達されるデータを、中央制御装置インタフェース１
４を介して受信し、データバッファメモリエ３に一旦格
納すると、時値記ｔ７に部１１１は時計装置１６から現
時点の計時値仁１を読取り、受信動作の識別情報と共に
メモリ１２に格納する。
次にプロセッサエ１が、所定の時期にデータバッファメ
モリ１２から前記データを抽出し、入出力装置インタフ
ェース１５を介して入出力装置３に転送すると、時価記
録部１１１が時計装置１６から現時点の計時値ｔ２を読
取り、転送動作の識別情報と共にメモリ１２に格納する
。入出力装置３から中央制御装置２にデータを転送する
場合にも、時価記録部１１１が同様の過程で各時点にお
ける計時値をメモリエ２に格納する。
モリ１２から前記データを抽出し、入出力装置インタフ
ェース１５を介して入出力装置３に転送すると、時価記
録部１１１が時計装置１６から現時点の計時値ｔ２を読
取り、転送動作の識別情報と共にメモリ１２に格納する
。入出力装置３から中央制御装置２にデータを転送する
場合にも、時価記録部１１１が同様の過程で各時点にお
ける計時値をメモリエ２に格納する。
なおメモリ１２は二面設けられており、一方の面に計時
値が格納され尽くすと、他方の面に格納を開始し、他方
の面が格納され尽（す迄に、一方の面の格納内容を、フ
ロッピィディスク制御装置１７を介してフロッピィディ
スク４に転送し、新たな計時値の格納に備える。
値が格納され尽くすと、他方の面に格納を開始し、他方
の面が格納され尽（す迄に、一方の面の格納内容を、フ
ロッピィディスク制御装置１７を介してフロッピィディ
スク４に転送し、新たな計時値の格納に備える。
フロッピィディスク４に記録された計時値は、後刻順次
読出され、各計時値の差を求めることにより所要の転送
時間が総合的に算出される。例えば計時値ｔ２とｔｌと
の差を求めることにより、前記データの中央制御装置２
から入出力装置３への総合転送時間が算出される。
読出され、各計時値の差を求めることにより所要の転送
時間が総合的に算出される。例えば計時値ｔ２とｔｌと
の差を求めることにより、前記データの中央制御装置２
から入出力装置３への総合転送時間が算出される。
以上の説明から明らかな如く、本実施例によれば、時価
記録部１１１が時計装置工６から読取った計時値から、
所要の転送時間が総合的に算出可能となる。
記録部１１１が時計装置工６から読取った計時値から、
所要の転送時間が総合的に算出可能となる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば計時手段４００は時計装置１６に限定されることは無
く、例えば所定周期のクロック信号を計数する計数器等
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変わらない。また本発明の対象は、中央制御
装置２と入出力装置３との間のデータ転送を司る入出力
制御装置ｌに限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。
ば計時手段４００は時計装置１６に限定されることは無
く、例えば所定周期のクロック信号を計数する計数器等
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変わらない。また本発明の対象は、中央制御
装置２と入出力装置３との間のデータ転送を司る入出力
制御装置ｌに限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。
以上、本発明によれば、前記装置において、外部装置と
情報を授受した時点毎の計時値が、メモリ内に記録され
る為、各時点間の経過時間が、記録された計時値から正
確に総合的に算出可能となる。
情報を授受した時点毎の計時値が、メモリ内に記録され
る為、各時点間の経過時間が、記録された計時値から正
確に総合的に算出可能となる。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による入出力制御装置を示す図、第３図は従来ある
人出力制御装置の一例を示す図である。 図において、１は入出力制御装置、２は中央制御装置、
３は入出力装置、４はフロッピィディスク、１１はプロ
セッサ、１２および５００はメモリ、１３はデータバッ
ファメモリ、１４は中央制御装置インタフェース、１５
は入出力装置インタフェース、１６は時計装置、１７は
フロッピィディスク制御装置、１００は処理装置、１１
１は時価記録部、１４１および１５１は端子、２００は
外部装置、３００は装置、４００は計時手段、６００は
記録手段、を示す。 脱失あるＸ出力断１１工弧置 朱 ３ 閏
施例による入出力制御装置を示す図、第３図は従来ある
人出力制御装置の一例を示す図である。 図において、１は入出力制御装置、２は中央制御装置、
３は入出力装置、４はフロッピィディスク、１１はプロ
セッサ、１２および５００はメモリ、１３はデータバッ
ファメモリ、１４は中央制御装置インタフェース、１５
は入出力装置インタフェース、１６は時計装置、１７は
フロッピィディスク制御装置、１００は処理装置、１１
１は時価記録部、１４１および１５１は端子、２００は
外部装置、３００は装置、４００は計時手段、６００は
記録手段、を示す。 脱失あるＸ出力断１１工弧置 朱 ３ 閏
Claims (1)
- 【特許請求の範囲】 プログラム制御方式処理装置（１００）を具備し、外部
装置（２００）との間で情報を授受する装置（３００）
において、 所定周期で歩進する計時手段（４００）と、前記外部装
置（２００）との間で情報を転送する都度、前記計時手
段（４００）から計時値を読取り、メモリ（５００）に
記録する記録手段（６００）とを設けることを特徴とす
る処理能力測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208255A JPS6269331A (ja) | 1985-09-20 | 1985-09-20 | 処理能力測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208255A JPS6269331A (ja) | 1985-09-20 | 1985-09-20 | 処理能力測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269331A true JPS6269331A (ja) | 1987-03-30 |
Family
ID=16553213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208255A Pending JPS6269331A (ja) | 1985-09-20 | 1985-09-20 | 処理能力測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269331A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147854A (ja) * | 1984-01-13 | 1985-08-03 | Nec Corp | 周辺制御装置 |
-
1985
- 1985-09-20 JP JP60208255A patent/JPS6269331A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147854A (ja) * | 1984-01-13 | 1985-08-03 | Nec Corp | 周辺制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497022A (en) | Method and apparatus for measurements of channel operation | |
| EP0076921B1 (en) | Method and system for time measurements of data processing channels | |
| JPS6269331A (ja) | 処理能力測定方式 | |
| JPS5848162A (ja) | 端末の応答時間測定方式 | |
| JPS60147854A (ja) | 周辺制御装置 | |
| JP2572894B2 (ja) | チャネルプロセッサのデータ転送能力測定方法 | |
| JPH0442695B2 (ja) | ||
| JPH01147745A (ja) | 情報処理装置 | |
| JPH0229457Y2 (ja) | ||
| JPH0231248A (ja) | データ処理装置 | |
| JPH0296848A (ja) | 命令の実行時間測定方法 | |
| SU1513455A1 (ru) | Устройство дл контрол правильности выполнени команд микропроцессорной системы | |
| JPH03138733A (ja) | 動作エラー表示付制御装置 | |
| JPS5833631B2 (ja) | デ−タ処理システム | |
| JPS61276039A (ja) | プロセツサ使用率測定方式 | |
| JPS63181045A (ja) | デ−タ処理装置 | |
| JPS6175937A (ja) | 電子計算機 | |
| JPH05233022A (ja) | プログラマブルコントローラの入出力応答時間確認方法 | |
| JPS61204750A (ja) | 入出力装置 | |
| JPS6168652A (ja) | システム動作状態測定装置 | |
| JPH02268343A (ja) | 命令頻度測定方式 | |
| JPH0251749A (ja) | プロセッサ使用率測定回路 | |
| JPH048823B2 (ja) | ||
| JPH0566974A (ja) | Ｃｐｕ負荷率計測回路 | |
| JPS607383A (ja) | 計時装置 |