JPH0566974A - Ｃｐｕ負荷率計測回路 - Google Patents
Ｃｐｕ負荷率計測回路Info
- Publication number
- JPH0566974A JPH0566974A JP3254479A JP25447991A JPH0566974A JP H0566974 A JPH0566974 A JP H0566974A JP 3254479 A JP3254479 A JP 3254479A JP 25447991 A JP25447991 A JP 25447991A JP H0566974 A JPH0566974 A JP H0566974A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- gate
- load factor
- counter
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 簡易な構成でＣＰＵ負荷率を容易に計測でき
るようにする。 【構成】 第１のゲート１１はＣＰＵの休止（ＨＡＬ
Ｔ）期間中に基準クロックを通過させ、第１のカウンタ
１３はこの第１のゲート１１を通過した基準クロックに
よりカウントアップして行く。また、第２のゲート１２
はＣＰＵの稼動期間中に基準クロックを通過させ、第２
のカウンタ１４はこの第２のゲート１２を通過した基準
クロックによりカウントアップして行く。そして、ソフ
トウェアによる制御手段は第１，第２のカウンタ１３，
１４のカウント動作の開始・終了を制御すると共に、カ
ウント動作の終了後にそのカウント値を読み出す。そし
て、これらのカウント値に基づき、適当な手段により、
ＣＰＵ負荷率を計算する。具体的には、両カウント値の
和に占める第２のカウンタ１４のカウント値の比率から
ＣＰＵ負荷率を算出する。
るようにする。 【構成】 第１のゲート１１はＣＰＵの休止（ＨＡＬ
Ｔ）期間中に基準クロックを通過させ、第１のカウンタ
１３はこの第１のゲート１１を通過した基準クロックに
よりカウントアップして行く。また、第２のゲート１２
はＣＰＵの稼動期間中に基準クロックを通過させ、第２
のカウンタ１４はこの第２のゲート１２を通過した基準
クロックによりカウントアップして行く。そして、ソフ
トウェアによる制御手段は第１，第２のカウンタ１３，
１４のカウント動作の開始・終了を制御すると共に、カ
ウント動作の終了後にそのカウント値を読み出す。そし
て、これらのカウント値に基づき、適当な手段により、
ＣＰＵ負荷率を計算する。具体的には、両カウント値の
和に占める第２のカウンタ１４のカウント値の比率から
ＣＰＵ負荷率を算出する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
おけるＣＰＵ（マイクロプロセッサ）の負荷率を計測す
るＣＰＵ負荷率計測回路に関するものである。
おけるＣＰＵ（マイクロプロセッサ）の負荷率を計測す
るＣＰＵ負荷率計測回路に関するものである。
【０００２】
【従来の技術】コンピュータシステムの性能を評価する
上でＣＰＵ負荷率という値が１つの判断材料となる。
上でＣＰＵ負荷率という値が１つの判断材料となる。
【０００３】ここで、ＣＰＵ負荷率とは、計測総時間に
対するＣＰＵの有効使用時間（タスクに分配されている
ＣＰＵ時間）の比率である。
対するＣＰＵの有効使用時間（タスクに分配されている
ＣＰＵ時間）の比率である。
【０００４】図２は従来のＣＰＵ負荷率計測回路を示し
たものであり、マイクロプロセッサのインサーキットエ
ミュレータを用いた例である。
たものであり、マイクロプロセッサのインサーキットエ
ミュレータを用いた例である。
【０００５】インサーキットエミュレータとは、計測対
象となるコンピュータシステムのＣＰＵチップの動作を
エミュレーションする測定器であり、図２はＣＰＵ負荷
率を計測するためにインサーキットエミュレータ内に設
けられたハードウェアを示している。
象となるコンピュータシステムのＣＰＵチップの動作を
エミュレーションする測定器であり、図２はＣＰＵ負荷
率を計測するためにインサーキットエミュレータ内に設
けられたハードウェアを示している。
【０００６】図２において、総時間カウンタ２１は、計
測開始信号に応じて基準クロックのカウントを開始し、
計測終了信号に応じてカウントを終了し、その間のカウ
ント値を保持する。
測開始信号に応じて基準クロックのカウントを開始し、
計測終了信号に応じてカウントを終了し、その間のカウ
ント値を保持する。
【０００７】一方、第１シーケンススタート条件判定回
路２２Ａは、第１シーケンスの開始条件が成立した時に
第１シーケンスカウンタ２４Ａにカウント開始信号を出
力する。
路２２Ａは、第１シーケンスの開始条件が成立した時に
第１シーケンスカウンタ２４Ａにカウント開始信号を出
力する。
【０００８】また、第１シーケンスストップ条件判定回
路２３Ａは、第１シーケンスの終了条件が成立した時に
第１シーケンスカウンタ２４Ａにカウント終了信号を出
力する。
路２３Ａは、第１シーケンスの終了条件が成立した時に
第１シーケンスカウンタ２４Ａにカウント終了信号を出
力する。
【０００９】第１シーケンスカウンタ２４Ａは、第１シ
ーケンススタート条件判定回路２２Ａおよび第１シーケ
ンスストップ条件判定回路２３Ａから与えられるカウン
ト開始信号，カウント終了信号に応じて基準クロックの
カウントを開始・終了し、その間の積算されたカウント
値を保持する。
ーケンススタート条件判定回路２２Ａおよび第１シーケ
ンスストップ条件判定回路２３Ａから与えられるカウン
ト開始信号，カウント終了信号に応じて基準クロックの
カウントを開始・終了し、その間の積算されたカウント
値を保持する。
【００１０】同様に、第２シーケンスカウンタ２４Ｂ，
第３シーケンスカウンタ２４Ｃ，…も、第２シーケン
ス，第３シーケンス，…の実行された期間に対応するカ
ウント値を保持する。
第３シーケンスカウンタ２４Ｃ，…も、第２シーケン
ス，第３シーケンス，…の実行された期間に対応するカ
ウント値を保持する。
【００１１】そして、所定のソフトウェア（図示せず）
により、データバスを介して総時間カウンタ２１，第１
シーケンスカウンタ２４Ａ，第２シーケンスカウンタ２
４Ｂ，第３シーケンスカウンタ２４Ｃ，…のカウント値
を読み出し、ＣＰＵ負荷率を算出する。
により、データバスを介して総時間カウンタ２１，第１
シーケンスカウンタ２４Ａ，第２シーケンスカウンタ２
４Ｂ，第３シーケンスカウンタ２４Ｃ，…のカウント値
を読み出し、ＣＰＵ負荷率を算出する。
【００１２】すなわち、そのコンピュータシステムで実
行される全てのシーケンスが網羅されていれば、総時間
カウンタ２１のカウント値に占める第１シーケンスカウ
ンタ２４Ａ，第２シーケンスカウンタ２４Ｂ，第３シー
ケンスカウンタ２４Ｃ，…のカウント値の総和の比率を
求めれば、その値がＣＰＵ負荷率となる。
行される全てのシーケンスが網羅されていれば、総時間
カウンタ２１のカウント値に占める第１シーケンスカウ
ンタ２４Ａ，第２シーケンスカウンタ２４Ｂ，第３シー
ケンスカウンタ２４Ｃ，…のカウント値の総和の比率を
求めれば、その値がＣＰＵ負荷率となる。
【００１３】
【発明が解決しようとする課題】上述したように、従来
のＣＰＵ負荷率計測回路にあっては、インサーキットエ
ミュレータを用い、対象となるコンピュータシステムで
実行される全てのシーケンスの実行時間を計測し、これ
らの総和を計測総時間で割ることによりＣＰＵ負荷率を
算出しており、限られた対象においては充分に実用にな
るものであったが、一般には次のような欠点が指摘され
ていた。
のＣＰＵ負荷率計測回路にあっては、インサーキットエ
ミュレータを用い、対象となるコンピュータシステムで
実行される全てのシーケンスの実行時間を計測し、これ
らの総和を計測総時間で割ることによりＣＰＵ負荷率を
算出しており、限られた対象においては充分に実用にな
るものであったが、一般には次のような欠点が指摘され
ていた。
【００１４】予め考えられるシーケンスを全て抽出
し、それぞれについてシーケンススタート条件判定回
路，シーケンスストップ条件判定回路，シーケンスカウ
ンタを割り当てなければならず、事前の作業が煩雑であ
る。
し、それぞれについてシーケンススタート条件判定回
路，シーケンスストップ条件判定回路，シーケンスカウ
ンタを割り当てなければならず、事前の作業が煩雑であ
る。
【００１５】上記の作業は人間により行うため、ミス
によりシーケンス抽出誤りが生じることがあり、その場
合には正確なＣＰＵ負荷率が得られない。
によりシーケンス抽出誤りが生じることがあり、その場
合には正確なＣＰＵ負荷率が得られない。
【００１６】インサーキットエミュレータ等の特別の
計測器が必要である。
計測器が必要である。
【００１７】インサーキットエミュレータのＣＰＵエ
ミュレーション動作は、エミュレーションのための特別
の動作を伴うことから、実際のＣＰＵチップの動作と異
なって一般に遅いため、実際の動作におけるのと異なっ
た実行状態となることがあり、厳密性に欠けるおそれが
ある。
ミュレーション動作は、エミュレーションのための特別
の動作を伴うことから、実際のＣＰＵチップの動作と異
なって一般に遅いため、実際の動作におけるのと異なっ
た実行状態となることがあり、厳密性に欠けるおそれが
ある。
【００１８】本発明は上記の点に鑑み提案されたもので
あり、その目的とするところは、簡易な構成でＣＰＵ負
荷率を容易に計測することのできるＣＰＵ負荷率計測回
路を提供することにある。
あり、その目的とするところは、簡易な構成でＣＰＵ負
荷率を容易に計測することのできるＣＰＵ負荷率計測回
路を提供することにある。
【００１９】
【課題を解決するための手段】本発明は上記の目的を達
成するため、ＣＰＵにさせる仕事がない場合にＣＰＵを
休止状態にしておくリアルタイムオペレーティングシス
テムにより制御されるコンピュータシステムにおいて、
ＣＰＵの休止期間中に基準クロックを通過させる第１の
ゲートと、この第１のゲートを通過した基準クロックに
よりカウントアップする第１のカウンタと、ＣＰＵの稼
動期間中に基準クロックを通過させる第２のゲートと、
この第２のゲートを通過した基準クロックによりカウン
トアップする第２のカウンタと、第１，第２のカウンタ
のカウント動作の開始・終了を制御すると共に、カウン
ト値を読み出す制御手段とを備えるようにしている。
成するため、ＣＰＵにさせる仕事がない場合にＣＰＵを
休止状態にしておくリアルタイムオペレーティングシス
テムにより制御されるコンピュータシステムにおいて、
ＣＰＵの休止期間中に基準クロックを通過させる第１の
ゲートと、この第１のゲートを通過した基準クロックに
よりカウントアップする第１のカウンタと、ＣＰＵの稼
動期間中に基準クロックを通過させる第２のゲートと、
この第２のゲートを通過した基準クロックによりカウン
トアップする第２のカウンタと、第１，第２のカウンタ
のカウント動作の開始・終了を制御すると共に、カウン
ト値を読み出す制御手段とを備えるようにしている。
【００２０】
【作用】本発明のＣＰＵ負荷率計測回路にあっては、第
１のゲートがＣＰＵの休止期間中に基準クロックを通過
させ、第１のカウンタがこの第１のゲートを通過した基
準クロックによりカウントアップして行く。また、第２
のゲートがＣＰＵの稼動期間中に基準クロックを通過さ
せ、第２のカウンタがこの第２のゲートを通過した基準
クロックによりカウントアップして行く。そして、制御
手段が第１，第２のカウンタのカウント動作の開始・終
了を制御すると共に、そのカウント値を読み出す。そし
て、これらのカウント値からＣＰＵ負荷率を計算する。
１のゲートがＣＰＵの休止期間中に基準クロックを通過
させ、第１のカウンタがこの第１のゲートを通過した基
準クロックによりカウントアップして行く。また、第２
のゲートがＣＰＵの稼動期間中に基準クロックを通過さ
せ、第２のカウンタがこの第２のゲートを通過した基準
クロックによりカウントアップして行く。そして、制御
手段が第１，第２のカウンタのカウント動作の開始・終
了を制御すると共に、そのカウント値を読み出す。そし
て、これらのカウント値からＣＰＵ負荷率を計算する。
【００２１】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。
説明する。
【００２２】図１は本発明のＣＰＵ負荷率計測回路の一
実施例を示す構成図である。
実施例を示す構成図である。
【００２３】本実施例の前提条件として、計測対象とな
るコンピュータシステムは、ＣＰＵにさせる仕事がない
場合にＣＰＵを休止（ＨＡＬＴ）状態にしておくリアル
タイムオペレーティングシステムにより制御されるもの
である必要がある。
るコンピュータシステムは、ＣＰＵにさせる仕事がない
場合にＣＰＵを休止（ＨＡＬＴ）状態にしておくリアル
タイムオペレーティングシステムにより制御されるもの
である必要がある。
【００２４】図１において、本実施例は、主として、ゲ
ート１１，１２とカウンタ１３，１４とから構成されて
いる。これらの素子は、計測時に対象となるコンピュー
タシステムの回路に付加するか、あるいは、コンピュー
タシステムの回路に予め付加しておく。
ート１１，１２とカウンタ１３，１４とから構成されて
いる。これらの素子は、計測時に対象となるコンピュー
タシステムの回路に付加するか、あるいは、コンピュー
タシステムの回路に予め付加しておく。
【００２５】ゲート１１，１２には、基準クロックとカ
ウントＥＮＡＢＬＥ（ＤＩＳＡＢＬＥの反転）を示す信
号とが共通に与えられ、更に、ＣＰＵ（図示せず）の非
ＨＡＬＴ状態を示す信号が、ゲート１１には反転して与
えられ、ゲート１２にはそのまま与えられるようになっ
ている。
ウントＥＮＡＢＬＥ（ＤＩＳＡＢＬＥの反転）を示す信
号とが共通に与えられ、更に、ＣＰＵ（図示せず）の非
ＨＡＬＴ状態を示す信号が、ゲート１１には反転して与
えられ、ゲート１２にはそのまま与えられるようになっ
ている。
【００２６】ゲート１１，１２の出力は、それぞれカウ
ンタ１３，１４のトグル入力Ｔに与えられ、カウンタ１
３，１４にはリセット信号が与えられるようになってい
る。また、カウンタ１３，１４のカウント出力はコンピ
ュータシステムのデータバスに転送できるようになって
いる。
ンタ１３，１４のトグル入力Ｔに与えられ、カウンタ１
３，１４にはリセット信号が与えられるようになってい
る。また、カウンタ１３，１４のカウント出力はコンピ
ュータシステムのデータバスに転送できるようになって
いる。
【００２７】計測動作の開始にあっては、制御手段であ
る所定のソフトウェア（図示せず）により、カウントＥ
ＮＡＢＬＥをハイレベルとする。なお、計測動作の開始
の前にリセット信号によりカウンタ１３，１４のカウン
ト値をリセットしておく。
る所定のソフトウェア（図示せず）により、カウントＥ
ＮＡＢＬＥをハイレベルとする。なお、計測動作の開始
の前にリセット信号によりカウンタ１３，１４のカウン
ト値をリセットしておく。
【００２８】これにより、現時点でＣＰＵがＨＡＬＴ状
態であれば、ゲート１１は基準クロックを通過させ、ゲ
ート１２は遮断状態となる。
態であれば、ゲート１１は基準クロックを通過させ、ゲ
ート１２は遮断状態となる。
【００２９】また、ＣＰＵが非ＨＡＬＴ状態であれば、
ゲート１１は遮断状態となり、ゲート１２は基準クロッ
クを通過させる。
ゲート１１は遮断状態となり、ゲート１２は基準クロッ
クを通過させる。
【００３０】カウンタ１３，１４は、それぞれゲート１
１，１２を通過してきた基準クロックをカウントして行
き、カウンタ１３はＣＰＵがＨＡＬＴ状態であった期間
に対応するカウント値を保持し、カウンタ１４はＣＰＵ
が非ＨＡＬＴ状態（稼動状態）であった期間に対応する
カウント値を保持することになる。
１，１２を通過してきた基準クロックをカウントして行
き、カウンタ１３はＣＰＵがＨＡＬＴ状態であった期間
に対応するカウント値を保持し、カウンタ１４はＣＰＵ
が非ＨＡＬＴ状態（稼動状態）であった期間に対応する
カウント値を保持することになる。
【００３１】ここで、例えば、基準クロックを１ＭＨｚ
とし、データバスを３２ビットとして、カウンタ１３，
１４のビット数をデータバスに合わせて３２ビットとす
ると、カウンタ１３，１４はそれぞれ最大４２９５秒ま
で計測が可能である。
とし、データバスを３２ビットとして、カウンタ１３，
１４のビット数をデータバスに合わせて３２ビットとす
ると、カウンタ１３，１４はそれぞれ最大４２９５秒ま
で計測が可能である。
【００３２】計測動作を終了する場合、カウントＥＮＡ
ＢＬＥをローレベルとする。
ＢＬＥをローレベルとする。
【００３３】次いで、ソフトウェアにより、データバス
を介してカウンタ１３，１４のカウント値を読み出す。
を介してカウンタ１３，１４のカウント値を読み出す。
【００３４】そして、当該計測回路の制御用のソフトウ
ェアあるいは他の手段（手計算を含む。）により、カウ
ンタ１４のカウント値をカウンタ１３，１４のカウント
値の和で割ることにより（パーセントで求めるには１０
０倍する。）、ＣＰＵ負荷率を求める。
ェアあるいは他の手段（手計算を含む。）により、カウ
ンタ１４のカウント値をカウンタ１３，１４のカウント
値の和で割ることにより（パーセントで求めるには１０
０倍する。）、ＣＰＵ負荷率を求める。
【００３５】
【発明の効果】以上説明したように、本発明のＣＰＵ負
荷率計測回路にあっては、次のような効果がある。
荷率計測回路にあっては、次のような効果がある。
【００３６】予め考えられるシーケンスを全て抽出す
るといった作業が不要であるため、労力が軽減できる。
るといった作業が不要であるため、労力が軽減できる。
【００３７】人間の作業が入らないため、人為的ミス
がなくなり、正確なＣＰＵ負荷率が得られる。
がなくなり、正確なＣＰＵ負荷率が得られる。
【００３８】インサーキットエミュレータ等の特別な
計測器が不要であり、簡易なハードウェアを取り付け、
あるいはコンピュータシステムに予め作り付けておくこ
とにより、ＣＰＵ負荷率の計測が行える。
計測器が不要であり、簡易なハードウェアを取り付け、
あるいはコンピュータシステムに予め作り付けておくこ
とにより、ＣＰＵ負荷率の計測が行える。
【００３９】インサーキットエミュレータとは異な
り、実際のＣＰＵチップがアプリケーションプログラム
を動作させている状態でＣＰＵ負荷率を計測するもので
あるため、精度の高い値が得られる。
り、実際のＣＰＵチップがアプリケーションプログラム
を動作させている状態でＣＰＵ負荷率を計測するもので
あるため、精度の高い値が得られる。
【図１】本発明のＣＰＵ負荷率計測回路の一実施例を示
す構成図である。
す構成図である。
【図２】従来のＣＰＵ負荷率計測回路の例を示す構成図
である。
である。
【符号の説明】 １１，１２…ゲート １３，１４…カウンタ ２１…………総時間カウンタ ２２Ａ………第１シーケンススタート条件判定回路 ２３Ａ………第１シーケンスストップ条件判定回路 ２４Ａ………第１シーケンスカウンタ ２２Ｂ………第２シーケンススタート条件判定回路 ２３Ｂ………第２シーケンスストップ条件判定回路 ２４Ｂ………第２シーケンスカウンタ ２２Ｃ………第３シーケンススタート条件判定回路 ２３Ｃ………第３シーケンスストップ条件判定回路 ２４Ｃ………第３シーケンスカウンタ
Claims (1)
- 【請求項１】 ＣＰＵにさせる仕事がない場合にＣＰＵ
を休止状態にしておくリアルタイムオペレーティングシ
ステムにより制御されるコンピュータシステムにおい
て、 ＣＰＵの休止期間中に基準クロックを通過させる第１の
ゲートと、 この第１のゲートを通過した基準クロックによりカウン
トアップする第１のカウンタと、 ＣＰＵの稼動期間中に基準クロックを通過させる第２の
ゲートと、 この第２のゲートを通過した基準クロックによりカウン
トアップする第２のカウンタと、 第１，第２のカウンタのカウント動作の開始・終了を制
御すると共に、カウント値を読み出す制御手段とを備え
たことを特徴とするＣＰＵ負荷率計測回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254479A JPH0566974A (ja) | 1991-09-06 | 1991-09-06 | Ｃｐｕ負荷率計測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254479A JPH0566974A (ja) | 1991-09-06 | 1991-09-06 | Ｃｐｕ負荷率計測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566974A true JPH0566974A (ja) | 1993-03-19 |
Family
ID=17265626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254479A Pending JPH0566974A (ja) | 1991-09-06 | 1991-09-06 | Ｃｐｕ負荷率計測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021048964A1 (ja) * | 2019-09-12 | 2021-03-18 |
-
1991
- 1991-09-06 JP JP3254479A patent/JPH0566974A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021048964A1 (ja) * | 2019-09-12 | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7904755B2 (en) | Embedded software testing using a single output | |
| JPH0566974A (ja) | Ｃｐｕ負荷率計測回路 | |
| JP3133730B2 (ja) | 割り込み方法及び回路 | |
| WO2009026361A2 (en) | Method, system and apparatus for measuring an idle value of a central processing unit | |
| JPS59208661A (ja) | 計算機の負荷測定方法 | |
| JPH0296848A (ja) | 命令の実行時間測定方法 | |
| JPS607554A (ja) | コンピユ−タシステムの性能測定方式 | |
| JPS63269239A (ja) | プロセツサの負荷測定方式 | |
| JPH0488435A (ja) | 命令別実行クロック総数計量方式 | |
| RU2033752C1 (ru) | Устройство для психофизиологических исследований | |
| JPS6248866B2 (ja) | ||
| JPS6337436A (ja) | プログラム開発支援装置 | |
| US20060020926A1 (en) | Detecting and accounting for unknown external interruptions in a computer program environment | |
| SU1223235A1 (ru) | Устройство дл контрол времени выполнени программ | |
| JPS5953955A (ja) | 性能測定方式 | |
| JPS62279439A (ja) | エミユレ−タ装置 | |
| JPH048823B2 (ja) | ||
| JPH04178840A (ja) | 性能測定方式 | |
| JPH04255047A (ja) | チャネルプロセッサのデータ転送能力測定方法 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| JPH0354645A (ja) | プログラム実行時間測定装置 | |
| JPS63282539A (ja) | プログラム任意区間のｃｐｕ時間測定方式 | |
| JPH05333956A (ja) | タイマ回路 | |
| JPS6010355A (ja) | 中央処理装置の使用率測定方式 | |
| JPH0357970A (ja) | パルス入力装置 |