JPS6269173A - Testing device - Google Patents

Testing device

Info

Publication number
JPS6269173A
JPS6269173A JP60210633A JP21063385A JPS6269173A JP S6269173 A JPS6269173 A JP S6269173A JP 60210633 A JP60210633 A JP 60210633A JP 21063385 A JP21063385 A JP 21063385A JP S6269173 A JPS6269173 A JP S6269173A
Authority
JP
Japan
Prior art keywords
test
head
continuous
tested
test head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60210633A
Other languages
Japanese (ja)
Inventor
Yukihiro Taniguchi
幸弘 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60210633A priority Critical patent/JPS6269173A/en
Publication of JPS6269173A publication Critical patent/JPS6269173A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To execute a continuous test at every test head by inputting the number of times of a continuous test at every test head, and counting its number of times of the test. CONSTITUTION:The test of an object group to be tested A of the test head 7 is executed once by a test head 7', but on the other hand, in case the continuous tests of (l) times are executed by the head 7, its number of times is set to a frequency input part 10, and the number of times 1 is set to the input part 10' of the head 7' side. When the n-th test of an object group to be tested B is ended, a control part 2 reads (l) times of the frequency data of an input part 10, sets the number of times (l) to a counter circuit 12, and starts the (m+1)th test of the object group to be tested A of the head 7. When this test is ended, a handling device 8 installs the next (m+2)th object to be tested, to the head 7, outputs a test request signal to the control part 2, and subtracts '1' from the continuous frequency value (l) of a circuit 12 as soon as the test is started. This operation is repeated until the continuous frequency value of the circuit 12 becomes '1'. Accordingly, the continuous test to (l) pieces of the (m+1)th to the (m+l)th objects to be tested, in the group to be tested A can be executed by the head 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路等の試験装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a testing device for semiconductor integrated circuits, etc.

〔従来の技術〕[Conventional technology]

半導体集積回路の電気的特性の試験検査に用いる試7験
装置(以下テスタという)は、複数のテストヘッドを有
しているものが多く、各テストヘッド毎に被試験物をテ
ストヘッドに装着すSハンドリング装置(f′ローバ、
ハンドラ等)を有している。第3図1・i2つのテスト
ヘッドを有すも子スタと、各テストヘッド毎に被試験物
をテスト−ノドに装着するハンドリング装置とからなる
試験装置全体の概要を示した図である。図におし)で1
はテスタ本体、2は制御部、3は測定部、4はマルチプ
レクサ、5 +6+6’L919’はケーブル、7 +
 7 ’ lJiテストヘッド、 8.8’はハンドリ
ング装置、A、Bは被試験物群、a、bは各々、被試験
物#A、B内の1ケの被試験物である。
Most test equipment (hereinafter referred to as testers) used for testing and inspecting the electrical characteristics of semiconductor integrated circuits has multiple test heads, and each test head has a test object attached to it. S handling device (f' rover,
handler, etc.). FIG. 3 is a diagram showing an outline of the entire test apparatus consisting of a tester having two test heads and a handling device for mounting a test object on a test throat for each test head. (shown in the figure) is 1
is the tester body, 2 is the control section, 3 is the measurement section, 4 is the multiplexer, 5 +6+6'L919' is the cable, 7 +
7' lJi test head, 8. 8' is a handling device, A and B are a group of test objects, and a and b are each one test object in test objects #A and B.

通常、測定部3は一高価でちり、テスタ本体l内には1
台しか装着されておらず、両テストヘッド7.7′で被
試験物を試験する場合、制到部2の制御の基に測定部3
をマルチプレクサ4で切換えることにより各テストヘッ
ド7.7′に接続し、各テストヘッドで交互に試験する
Normally, the measuring section 3 is expensive and dusty, and there is no
When only the stand is installed and the test object is tested using both test heads 7 and 7', the measurement section 3 is controlled by the control section 2.
is connected to each test head 7, 7' by switching by multiplexer 4, and each test head is tested alternately.

この試1験の流れを第4図に示す。The flow of this first test is shown in Figure 4.

テストヘッド7で試験か終了すると同時に!ti!I御
部2は待機していたテストヘッド7′側(・Cマルチブ
At the same time as the test ends with test head 7! Ti! The I control section 2 is on the waiting test head 7' side (C multitub).

レクサ4を切換え、測定部3をケーブル5,6′によ−
リテストへノド7′に接続し被試験物すの試験を[J(
1始する。一方、テストヘッド7側では次の被試験物a
をハンドリング装置8によってテストヘッド7に装着し
、装着完了後ハント゛リング装置8よりケーブル9を介
して制御部2に試験要求信号を出力する。制御部2は測
定部3が使用可能状態、つまりテストヘッド7′での試
験が終了するまでテストヘクト″″7を待機させる。テ
ストヘッド7′での試[験が終了すると、制御部2はマ
ノシチプレクサ4を切換え、測定部3をテストヘッド7
に接続し被試験物λの試験を開始する。
Switch the lexer 4 and connect the measuring section 3 to the cables 5 and 6'.
Connect to retest node 7' and test the object under test [J(
Start from 1. Meanwhile, on the test head 7 side, the next test object a
is attached to the test head 7 by the handling device 8, and after the attachment is completed, the handling device 8 outputs a test request signal to the control section 2 via the cable 9. The control section 2 causes the test head ``'' 7 to stand by until the measurement section 3 is ready for use, that is, until the test with the test head 7' is completed. When the test with the test head 7' is completed, the control section 2 switches the mano-sci multiplexer 4, and the measurement section 3 is connected to the test head 7'.
Connect to and start testing the test object λ.

一方、テストヘッド7′側では、次の破滅、験物を・・
ノドリング装置8′によってテストヘッド7′に装着し
、装着完了後ハンドリング装置8′よりケーブル1〕′
を介して制御部2に試、験要求信号を出力し、測定部3
が使用可能状態になるまで待機する。
Meanwhile, on the test head 7' side, the next destruction, the test object...
It is attached to the test head 7' by the nodding device 8', and after the attachment is completed, the cable 1]' is inserted from the handling device 8'.
A test request signal is output to the control unit 2 via the measuring unit 3.
wait until it becomes available.

このように、2つのテストヘッドを有するテスタにおい
て両テストヘッドで被試験物を試験検査する場合、各テ
ストヘッドで1回づつ交互に試験するようになっていた
In this manner, when a test object is tested using both test heads in a tester having two test heads, each test head is used to perform the test once at a time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の2つのテスト−\ノドを有するデスクは
両デストヘンドで交互に被試験物を試、験ける際、各テ
スト−ノドで1回づつ交互に試験するので、片方のテス
トヘッドの被試験物の試、験を先行させる場合、他方の
テスl−−、ノドの被試験物の試験を一時中断し、片方
テストヘッドだけ動作させて連続的に試験するという操
作が必要で操作上不便である。
When the above-mentioned conventional desk with two test heads alternately tests the test object on both the test heads, each test head alternately tests the object once, so the test object on one test head is tested alternately. When testing a product in advance, it is necessary to temporarily suspend the test on the other test head and test it continuously by operating only one test head, which is inconvenient in terms of operation. be.

本発明は前記問題点を解消17、各テストヘッド毎に連
続試験を可能にした試験装置を提供するものである。
The present invention solves the above-mentioned problems17 and provides a testing device that enables continuous testing for each test head.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明の試験装置は各テストヘッド毎に連、続試験回数
を指定する入力部と、連続試験回数をカウントするカウ
ンタ回路と、前記カウントされた連続試験回数が指定さ
れた連続試験回数に達するまで同一テストヘッドで連続
して試験を行う制御部とを有することを特徴とするもの
である。
The test device of the present invention includes an input section for specifying the number of consecutive tests for each test head, a counter circuit for counting the number of consecutive tests, and a counter circuit for counting the number of consecutive tests until the counted number of consecutive tests reaches the specified number of consecutive tests. The present invention is characterized in that it has a control section that performs tests continuously using the same test head.

〔実施例〕〔Example〕

次に本発明の一実施例〉ζついて図面を参照して説明す
る。
Next, an embodiment of the present invention>ζ will be described with reference to the drawings.

第1図は本発明の一実施例の概要図である。図中の符号
1.3〜8.8’、A、a、B、b については前述の
第3図と同じ構成である。本発明は各テストヘッド7.
7′毎に連続試験回数を指定する入力部10.10’と
速読試、験回数をカウントするカウンタ回路12と、制
御部2とを有する。11.11’はケーブルでちる。
FIG. 1 is a schematic diagram of an embodiment of the present invention. Reference numerals 1.3 to 8.8', A, a, B, and b in the figure have the same configuration as in FIG. 3 described above. The present invention applies to each test head 7.
It has an input section 10 and 10' for specifying the number of consecutive tests every 7', a counter circuit 12 for counting the number of speed reading tests, and a control section 2. 11.11' is a cable.

第2図は本発明の一実施例による2つのテストヘッドの
動作を示すタイミング図である。実施例において、テス
トヘクト7の被試験物群Aの試験を、他方のテストヘッ
ド7′の被試験物群Bの試験を中断することなく先行さ
せるにあたって、テストヘッド7′で1回試験するのに
対し、テストヘッド7で4回連続試験することを、該回
数tをテストヘッド7側の連続試験回数入力部10に士
、トシ、一方テストヘッド7′側の連続試験回数入力部
1σに回数1を七ノドする。テストヘッド7 (Ii]
では被試験物群Aの(m+1.)番Hの被試験物が・・
ノドリング装置8によってテストヘッド7に装着され、
待機している。
FIG. 2 is a timing diagram illustrating the operation of two test heads according to one embodiment of the present invention. In the embodiment, in order to precede the test of the test object group A of the test head 7 without interrupting the test of the test object group B of the other test head 7', the test head 7' is tested once. In contrast, to perform four consecutive tests with the test head 7, the number t is entered in the continuous test number input section 10 on the test head 7 side, and the number is entered in the continuous test number input section 1σ on the test head 7' side. 1 seven times. Test head 7 (Ii)
Then, the (m+1.) No. H test object of test object group A is...
attached to the test head 7 by a nodding device 8;
I'm waiting.

テストヘッド7′での被試験群BOn番目の被試験物の
試験が終了すると同時に、制御部2はケーブル11を介
してテストヘッド7側の連続試験回数入力部10にセッ
トされている回数データtを読み取シ、制御部2内のカ
ウンタ回路12に該回数tをセントし、テストへノド7
の被試験物Aの(m+1)番目の被試験物の試験を開始
する。(m+i)番目の被試験物の試験が終了すると、
・・ノドリング装置8は次の(m+2)番目の被試験物
をテストヘッド7に装着準備し、装着完了後、制御□□
部2に対し試、験要求信号を出力し、試験を開始する。
At the same time as the test of the BOn-th test object in the test head 7' is completed, the control section 2 transmits the number data t set in the continuous test number input section 10 on the test head 7 side via the cable 11. Read the number t, enter the corresponding number of times t in the counter circuit 12 in the control unit 2, and proceed to the test.
The test of the (m+1)th test object A of the test object A is started. When the test of the (m+i)th test object is completed,
...The nodling device 8 prepares the next (m+2)th test object to be mounted on the test head 7, and after the mounting is completed, the control □□
A test request signal is output to section 2 to start the test.

制御部2は試験が開始されると同時にカウンタ回路】2
の連続試験回数値tより1を減算する。
The control unit 2 starts the counter circuit at the same time as the test starts]2
Subtract 1 from the continuous test count value t.

上述の動作をカウンタ回路12の連続回数値が1シてな
るまで繰り返す。つまり、テストヘンドアで破滅、験物
群A内の(m+1)番目から(m+t)番目のtケの被
試験物を連続試、験する。
The above-described operation is repeated until the continuous count value of the counter circuit 12 reaches 1. In other words, t test objects from (m+1)th to (m+t)th in test object group A are successively tested.

一方、テストヘッド7′側ではテストヘッド7が連続試
験している間に、ハンドリング装置8′は被試験物群B
の(n+1)番目の被試験物をテストヘノドア′に装着
準備し5、装着完了後、制御部2にケーブル9′を介し
試験要求信号を出力し、待機してい制御部2はカウンタ
回路12内のデータが1以外の場合、一方のテストヘッ
トで連続試験状態でちることを認識し、他方のテストヘ
ッドからの試験要求信号に対しそのテストヘッドでの試
験実行をカウンタ回路12のデータが1になるまで保留
する。
On the other hand, on the test head 7' side, while the test head 7 is continuously testing, the handling device 8'
The (n+1)th test object is prepared to be mounted on the test henodoor'5, and after the mounting is completed, a test request signal is output to the control section 2 via the cable 9', and the control section 2 waits. If the data is other than 1, it is recognized that one test head is in a continuous test state, and in response to the test request signal from the other test head, the data of the counter circuit 12 becomes 1 to execute the test on that test head. hold until.

テストヘット°7でtヶの被試験物の連続試験が終了す
ると、制御部2′が保留していたテストヘッド7′より
の試@要求に対しケーブル11′を介してテストヘッド
7′側の連続試験回数入力部10′の値1を読み取り、
制御部2内のカウンタ回路12に1をセットし、テスト
ヘッド7′で被試験物群Bの(n”、1)番目の被試験
物の試験を開始する。一方、テストヘッド7では被試験
物群Aの(m−+4+4)番目を装着準備して、試、験
要求信号を出力し待機している。制御部2はテストヘッ
ド7′での(n−)1)番目の被試験物の試験が終了す
ると、カウンタ回路12のデータが1であることより、
テストへノド7側の試験を開始する。
When the continuous testing of t test objects is completed at test head °7, the controller 2' responds to the pending test request from the test head 7' via the cable 11' to the test head 7' side. Read the value 1 in the continuous test number input section 10',
The counter circuit 12 in the control unit 2 is set to 1, and the test head 7' starts testing the (n", 1)th DUT of the DUT group B. Meanwhile, the test head 7 The (m-+4+4)-th object of object group A is prepared for mounting, outputs a test request signal, and is on standby. When the test is completed, since the data of the counter circuit 12 is 1,
Start the test on the throat 7 side.

この様にテストヘッド7側でl、りの被試験物・″)連
続試験を行うのに対し、テストヘッド7′側で1ケの被
試験物の試験を行う。
In this way, the test head 7 side performs continuous tests on 1,2 test objects, while the test head 7' side performs tests on one test object.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のテスタによれば、2つのテ
ストヘッドで交互に被試験物を試験−Fi)際、各テス
ト−・ラド毎に連続試験を可能にすることにより、一方
のテストヘッドにおける被試験物の試験を先行させる場
合、他方のテストへ、4.ド7、=おける被試験物の試
験を操作にて中断することなく動作できる効果がある。
As explained above, according to the tester of the present invention, when testing the test object alternately with two test heads, one test head can perform continuous testing for each test. If the test of the test object in 4. is preceded by the test of the other test object, 4. This has the effect that testing of the test object in mode 7 and = can be performed without interrupting the operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は本発明:てよる〜実施例を示し、第1
図は本発明によるテスタとハンドリング装入の概要図、
第2図ン」、本発明による各テストヘッドにおける処理
状態を示すタイミング図、第3図は従来のテスタとハン
ドリング装置の概要図、第、1図は従来の各テストヘッ
ドにおける処理状態を示すタイミング図である。 ■・・・テスタ本体、2・・・制御部、3・・測定部、
4・・・マルチプレクサ、5,6.6’、9.9’、1
1.11’・・・ケーブル、7.7′・・・テストヘッ
ド、8,8′・・・ハンドリング装置、10.10’・
・・連続試験回数入力部、12・・・カウンタ回路、A
、B・・・被試験物群、a・・・被試験物群A内の1つ
の被試験物、b・・・破試験物群B内の1つの被試験物
Figures 1 and 2 show embodiments of the present invention.
The figure is a schematic diagram of the tester and handling charge according to the present invention,
Figure 2 is a timing diagram showing the processing status of each test head according to the present invention; Figure 3 is a schematic diagram of a conventional tester and handling device; Figures 1 and 1 are timing diagrams showing the processing status of each conventional test head. It is a diagram. ■... Tester body, 2... Control section, 3... Measurement section,
4...Multiplexer, 5, 6.6', 9.9', 1
1.11'...Cable, 7.7'...Test head, 8,8'...Handling device, 10.10'...
...Continuous test number input section, 12...Counter circuit, A
, B... Test object group, a... One test object in test object group A, b... One test object in failed test object group B.

Claims (1)

【特許請求の範囲】[Claims] (1)複数のテストヘッドを有する試験装置において、
各テストヘッド毎に連続試験回数を指定する手段と、連
続試験回数をカウントする手段と、前記カウントされた
連続試験回数が前記指定された連続試験回数に達するま
で同一テストヘッドで連続して試験を行う制御部とを有
することを特徴とする試験装置。
(1) In a test device having multiple test heads,
means for specifying the number of consecutive tests for each test head; means for counting the number of consecutive tests; and means for continuously testing with the same test head until the counted number of consecutive tests reaches the specified number of consecutive tests. A test device characterized in that it has a control section that performs the test.
JP60210633A 1985-09-24 1985-09-24 Testing device Pending JPS6269173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60210633A JPS6269173A (en) 1985-09-24 1985-09-24 Testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60210633A JPS6269173A (en) 1985-09-24 1985-09-24 Testing device

Publications (1)

Publication Number Publication Date
JPS6269173A true JPS6269173A (en) 1987-03-30

Family

ID=16592547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60210633A Pending JPS6269173A (en) 1985-09-24 1985-09-24 Testing device

Country Status (1)

Country Link
JP (1) JPS6269173A (en)

Similar Documents

Publication Publication Date Title
JPH02268281A (en) Method and instrument for testing multiple pin integrated circuit
JPS6269173A (en) Testing device
JP2000221242A (en) Semiconductor tester
JP3555679B2 (en) IC tester
JPS63265181A (en) Function tester
TW305939B (en) The first-in first-out IC testing system
JPH0210178A (en) Logic circuit
JPH0251079A (en) Electronic circuit tester
JPH0235382A (en) Preparing method of inspection program for integrated circuit and inspecting method of integrated circuit
JPH0330304B2 (en)
JP2526252B2 (en) Reliability test method for semiconductor devices
JPS60169778A (en) Lsi tester
JPH01229982A (en) Scanning test system
JPS61283845A (en) Comprehensive tester for electric car
JPS6228839A (en) Data processor
KR200146658Y1 (en) Test apparatus for semiconductor device
JP2957073B2 (en) Semiconductor integrated circuit device and test method for semiconductor integrated circuit device
JPS62115381A (en) Lsi tester
JPS62261970A (en) Diagnosis device
JPH03146885A (en) Testing device for integrated circuit
JPH026772A (en) Integrated circuit
JPH03179278A (en) Testing method for semiconductor
JPH01212369A (en) Inspection of signal waveform
JP2002131382A (en) Semiconductor inspection device
JPS61199131A (en) Testing method for microcomputer