JPS6266335A - 割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサ（以下ＭＰＵと略す）に
割込みをかける方式に関するものである。

〔従来の技術〕

ＭＰＵに割込みが発生すれば、その結果として次に示す
ように、必ず新しいプログラム番地へ制御が移る。

第２図は従来例で、１はＭＰＵ　（例えばインテル社製
８０８８）、２は割込みコントローラ（例えば同社製８
２５９Ａ）、３はアドレスラッチであり１次の■〜■の
手順で動作する。

■割込みを発生させる信号ＩＮＴＰが割込みコントロー
ラ２に入ると、これは記憶され９割込み信号ＩＮＴをＭ
ＰＵＩに対して出力する。

■ＭＰＵ１が割込みを受付けると、バスをフローティン
グ状態にし１割込み受付は信号ＩＮＴＡを出力する。

■この割込み受付は信号ＩＮＴＡによって１割込みコン
トローラ２が割込み源を示すデータすなわちベクターを
バスに出力する。

■ＭＰＵＩは、このベクターの値を４倍した番地の内容
をポインターとして読出す。

■ここの番地へＣＡＬＬＬ、、この番地以降の処理を開
始する。

ここで、注意すべきことは、　「ベクター」の意味する
ところがまだ業界で統一されていない点である。

例えば、特開昭５９−６２９３７のように、前記ポイン
ター（ベクターの値を４倍した番地の内容）のことをベ
クター（ベクトル）と称しているものもあるので留意さ
れたい。

〔発明が解決しようとする問題点〕

ところで２割込みコントローラ２として従来多用されて
いるインテル社８２５９Ａは、８チヤンネルまでの割込
みに対応できる２８ピンの大型パッケージ（ＭＰＵの３
分の２くらいの専有面積）であり、比較的小規模システ
ムにおいては回路装置の小形化の大きな妨げとなってい
る。

したがって１本発明は１割込みコントローラを使用せず
に割込みができる回路を提供することを目的とするもの
である。

〔問題点を解決するための手段〕

そこで１本発明は１割込み応答信号を、プルアップ抵抗
を有するアドレスバスのアドレスラッチのアウトプット
イネーブル端子に入力することにより、最」１位アドレ
ス（全ビットが「１」）信号を強制的に送出するととも
に、前記割込み応答信号を、メモリのチップセレクト端
子にも入力すること（こより、該メモリの最上位アドレ
スに書込まれているデータをベクターとして読出すこと
を特徴とするものである。

〔作　用〕

これによって１割込みコントローラを使用せずにベクタ
ー割込みができるので１回路装置の小形化が可能となる
。

〔実施例〕

以下１本発明の具体的実施例を第１図に示して説明する
。

４はＲ，ＯＭ、　　５はフリップフロップ、６は抵抗。

７はオアゲート、８はインバータである。

なお、Ｒ，０Ｍ４は、従来から備えられているもので１
本発明で新たに追加するものでなく９割込みのために流
用するものである。

さて、ＩＮＴＰ信号はフリップフロップ５に保持され、
この出力がへ／ＩＰＵ１に対するＩＮＴ信号となる。

ＭＰＵＩはＩＮＴＡ信号を出力することにより。

前記フリップフロップ５をクリアーし、かつアドレスラ
ッチ３の出力をフローティングにする。

フローティングされたバスの信号はさらに抵抗６のプル
アップによって、ＦＦＦＦ　（オール１）となる。

また、オアゲート７によって、ＩＮＴＡ信号と読出し信
号ＲＤの論理和がＲＯＭ４へのアクセス信号となってい
るので、結局ＭＰＵＩは、ＦＦＦＦ番地のＲＯＭの内容
をベクターとして読出番す龜ことになるのである。

〔発明の効果〕

以上述べたように９本発明によれば、占有面積の大きい
割込みコントローラを使用せずに、簡単な回路で割込み
処理を実現できるという大きな効果がある。

【図面の簡単な説明】

第１図は本発明の具体的実施例、第２図は従来例である
。 １はＭＰＵ、２は割込みコントローラ、３はアプ、６は
抵抗、７はオアゲート、８はインバータである。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 割込み応答信号を、プルアップ抵抗を有するアドレスバ
   スのアドレスラッチのアウトプットイネーブル端子に入
   力することにより、最上位アドレス（全ビットが「１」
   ）信号を強制的に送出するとともに、前記割込み応答信
   号を、メモリのチップセレクト端子に入力することによ
   り、該メモリの最上位アドレスに書込まれているデータ
   をベクターとして読出すことを特徴とする割込み方式。