JPS6265334A - エツチング法 - Google Patents

エツチング法

Info

Publication number
JPS6265334A
JPS6265334A JP20339185A JP20339185A JPS6265334A JP S6265334 A JPS6265334 A JP S6265334A JP 20339185 A JP20339185 A JP 20339185A JP 20339185 A JP20339185 A JP 20339185A JP S6265334 A JPS6265334 A JP S6265334A
Authority
JP
Japan
Prior art keywords
gas
rie
minutes
substrate
sio2 film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20339185A
Other languages
English (en)
Inventor
Masaki Shintani
正樹 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP20339185A priority Critical patent/JPS6265334A/ja
Publication of JPS6265334A publication Critical patent/JPS6265334A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばSi半導体デバイス製造に際して5i
ns膜のエツチング加工に用いられるエツチング法に関
するものである。
〔従来技術とその問題点〕
例えば、Si半導体デバイス製造に際して行なわれる5
ins膜のエツチング加工には、フッ素系ガスノフラズ
マを用いたりアクティブイオンエツチング(以下単にR
IEと略す)が用いられている。
このRIEに際しては、イオンによるエツチング効果を
積極的に利用している為、S i Os膜がエツチング
された後の下地層であるSi層表面には、イオン衝撃に
よる結晶欠陥や、RIHの装置を構成する材料から飛来
する重金属イオン等による汚染等が生じており、これら
によって半導体デバイスの特性が劣化してしまう。
尚、重金属イオン等による汚染に対しては、RIEの装
置構成材料をテフロンやアルミナ等によって被覆するこ
とである程度の防止がなされるが、現在の段階では、前
記プラズマ中のイオンによるSi層の損傷を避けること
は出来ないと言われている。
そこで、このようなRIHによるSi層の損傷に対して
は、RIE後にフッ化水素と硝酸との混液によるエツチ
ング処理を行なったり、CF、プラズマ処理等によりダ
メージ層をエツチングしたり、あるいは900℃程度の
高温熱処理によって結晶性の回復を図る方法等が実施さ
れている。
しかし、上記処理方法のうち、エツチングによるダメー
ジ層除去の手段は、ダメージ層が数百八程度といったよ
うに薄いことから再現性良く高精度に除去することが困
難であり、すなわちダメージ層を完全にエツチング出来
ていなかったり、逆にダメージ層以上のエツチングが行
なわれてしまうといった問題がある。
又、高温熱処理によって結晶性の回復を図る手段は、前
工程で行なわれた不純物拡散による不純物拡散層の拡が
りを起こすことになり、微細化の追求されている半導体
デバイスの製造にあっては好ましくない問題がある。
〔発明の開示〕
本発明者は、前記の問題点に鑑み、リアクティブイオン
エツチングによって生じたダメージ層に対する処理方法
の研究を推進した結果、水素ガスを用いてのRIEは、
水素イオンによる低スパッター効果とSi結晶内への水
素打ち込み効果とがダメージ層処理に極めて有効ν;作
用することを見い出し、本発明を成し遂げるに至ったの
である。
すなわち、RIEでは、陰極におかれた基板はプラズマ
電位に対して数百ボルトの負の電位(陰極降下電圧)を
持ち、プラズマ中で発生したイオンはこの陰極降下電圧
によって加速され、基板に衝突することにより基板物質
がエツチングされることになる。ここで、プラズマ中で
発生するイオンとして水素イオンを選んで考えると、水
素は軽元素であることより、その衝突エネルギーは非常
に小さく、従って基板表面のごく僅かしかエツチングし
ないことになり、このことより薄いダメージ層を再現性
良くエツチング出来るようになると考えられる。
又、陰極降下電圧によって加速されたイオンは、エツチ
ングを行なうと同時に一部のものは基板内部に侵入し、
そして運動量を失って停止する。そして、この際に基板
の結晶性が破壊され、基板にダメージを与えるのである
。Si基板の場合にあっては、侵入イオンはS i −
S iボンドを切断し、結晶性が破壊され、Siのダン
グリングボンドが形成されることになる。このダングリ
ングボンドは多くの局在準位となることからキャリヤー
のトラップとして作用するようになり、従ってキャリヤ
ーのライフタイムが短かくなり、半導体デノくイスの特
性が低下するようになる。尚、このような微小欠陥はそ
の後の半導体デバイス製造工程にお%zて大きな欠陥に
成長し、より一層悪いものとなる。
従って、上記のダングリングボンドをなくせtel’、
Si本来の特性を生かした半導体デノ(イスの作成が可
能になる。そして、上記のようなダングリングボンド形
成となるイオンの侵入は、水素ガスを用いたRIEの場
合でも同様に起きるのではあるが、水素ガスの場合は前
述の通りエネルギーが小さなものである為比較的浅い部
分(ダメージ層の厚さ程度)にとどまり、又、水素原子
は原子半径も小さいことから、浅くではあるが多くのイ
オンが打ち込まれることになる。そこで、この水素イオ
ン打ち込み後にアニール処理等によって水素イオンを活
性化すれば、この水素イオンはSi のダングリングボ
ンドと結合することになり、ダメージ層の回復が図れる
ようになる。尚、この活性化に必要な処理温度は、例え
ば400℃程度で充分であり、比較的低温での処理であ
るので、高温処理の場合に起きた欠点は生じない。
尚、水素ガスを用いてのRIEは、その条件として、ガ
ス圧が約10  Torrのオーダーで、高周波電力密
度が約0.2〜0.5 W/7で、処理時間が約10分
以内であることが望ましい。
〔実施例〕
MOSキャパシターの半導体デバイス製造工程における
Si基板上の5iO=膜のエツチングを、次の■〜■の
工程によって行なう。
■ 反応ガXCHF3、ガス圧5 X 10  Tor
r、高周波電力密度0.25W/criの条件で20へ
間のRIEを行ない、5iOy膜を除去する。尚、この
RIEの工程は従来からの工程と同様なものである。
■ 上記■のRIE工程の後、SiOx 腺の除去され
たSi基板に対して、反応ガス出、ガス圧0.05 T
o r r、高周波電力密度0.25 W / crj
の条件で10分間のRIEを行なう。
■ 上記■のRIE工程の後、上記Si基板をN、ガス
雰囲気中で400℃、30分間のアニール処理を行なう
そして、上記のようにして得られたMOSキャパシター
と、■及び■の工程を経ることなくして得られたMOS
キャパシターとについて、容量一時間特性より得られる
容量回復時間tr (少数キャリヤーのライフタイムτ
gとの間に1g = t F X 10−〇 の関係がある)を求めると、上記本発明の方法が実施さ
れて得られたMOSキャパシターの場合にはtp(秒)
が101のオーダ一台のものであるのに対し、上記本発
明の方法が実施されないで得られたM OSキャパシタ
ーの場合にはtpが一桁小さなものであった。
〔効果〕
本発明に係るエツチング法は、所定の反応ガスを用いて
リアクティブイオンエツチングヲ行なった後、前記リア
クティブイオンエツチングによって生じにダメージ層に
対して水素ガスを用いてリアクティブイオンエツチング
するものであるから、このようなエツチング法が例えば
半導体デバイスの5ins 膜に対するエツチングとし
て用いられれば、イオン衝撃によるダメージ層の除去回
復を高精度で再現性良く行なえ、その結果容量回復時間
の大巾な改善が図れる等半導体デバイスの特性が向上す
る等の特長を有する。
特許出願人  日本ビクター株式会社 −;ン 代 理 人  宇   高   克  己  :−・−

Claims (1)

    【特許請求の範囲】
  1. 所定の反応ガスを用いてリアクティブイオンエッチング
    を行なつた後、前記リアクティブイオンエッチングによ
    つて生じたダメージ層に対して水素ガスを用いてリアク
    ティブイオンエッチングすることを特徴とするエッチン
    グ法。
JP20339185A 1985-09-17 1985-09-17 エツチング法 Pending JPS6265334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20339185A JPS6265334A (ja) 1985-09-17 1985-09-17 エツチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20339185A JPS6265334A (ja) 1985-09-17 1985-09-17 エツチング法

Publications (1)

Publication Number Publication Date
JPS6265334A true JPS6265334A (ja) 1987-03-24

Family

ID=16473264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20339185A Pending JPS6265334A (ja) 1985-09-17 1985-09-17 エツチング法

Country Status (1)

Country Link
JP (1) JPS6265334A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008149781A (ja) * 2006-12-14 2008-07-03 Inoac Corp グローブボックスの開閉機構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008149781A (ja) * 2006-12-14 2008-07-03 Inoac Corp グローブボックスの開閉機構

Similar Documents

Publication Publication Date Title
US6251754B1 (en) Semiconductor substrate manufacturing method
CA1061915A (en) Method of fabricating metal-semiconductor interfaces
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
US7887711B2 (en) Method for etching chemically inert metal oxides
US2989385A (en) Process for ion bombarding and etching metal
JP2007201429A (ja) 複合基板の作製方法
US4105805A (en) Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer
US5989981A (en) Method of manufacturing SOI substrate
JP2856157B2 (ja) 半導体装置の製造方法
JPS6289333A (ja) 金属と半導体間にオ−ム型接触を形成するための改良されたrieプラズマエツチング法
CN111883647B (zh) 一种压电薄膜的制备方法、压电薄膜及声表面波滤波器
US4013485A (en) Process for eliminating undesirable charge centers in MIS devices
US3426422A (en) Method of making stable semiconductor devices
JPS6265334A (ja) エツチング法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
US20200006081A1 (en) Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry
JPH08293589A (ja) 半導体基板および半導体装置
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JPS61160939A (ja) ドライエツチング後Si表面損傷の乾式による除去方法
JP3260165B2 (ja) 薄膜素子の製造方法
JPH08279475A (ja) 化合物半導体における能動層の形成方法
JP3295171B2 (ja) 半導体基板の製造方法
JPH02133926A (ja) 半導体装置の製造方法
JPH07193204A (ja) 半導体基板の製造方法
JPS5821423B2 (ja) 半導体装置の処理方法