JPS6264273A - インバ−タ装置のpwm制御回路 - Google Patents

インバ−タ装置のpwm制御回路

Info

Publication number
JPS6264273A
JPS6264273A JP60203539A JP20353985A JPS6264273A JP S6264273 A JPS6264273 A JP S6264273A JP 60203539 A JP60203539 A JP 60203539A JP 20353985 A JP20353985 A JP 20353985A JP S6264273 A JPS6264273 A JP S6264273A
Authority
JP
Japan
Prior art keywords
command
output
time
output frequency
acceleration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60203539A
Other languages
English (en)
Inventor
Shigeyuki Sugimoto
重幸 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60203539A priority Critical patent/JPS6264273A/ja
Publication of JPS6264273A publication Critical patent/JPS6264273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータ装置のPWM制御回路の出力周
波数と出力電圧を規定する指令を有するインバータ装置
のPWM制御回路に関するものである。
〔従来の技術〕
従来、この種のインバータ装置のPWM制御回路として
は、第3図に示すものがあった。図において、1は加速
、°減速時間の設定に応じて加速。
減速時間データを出力する加減速時間決定回路。
2は速度設定及び起動、停止信号により目標速度指令を
決定し出力する目標速度指令決定回路、3は目標速度指
令と出力周波数指令を比較して運転モード(加速、定常
、減速)t−決定する運転モード決定回路、4は加速、
減速時間データと運転モードにより次に出力する周波数
指令を決定する出力周波数指令決定回路、5は前記周波
数指令よりv/fパターンに応じた出力電圧指令を決定
する出力電圧指令決定回路、6は前記周波数指令に比例
し念周波数のクロックに変換する周波数変換器、7は前
記クロックを計数し、その計数動作の1周期でPWM信
号の1サイクルを規定するリング・カウンタ、8は前記
クロックを計数し、その計数動作の1周期でPWM信号
の1キャリア期間を規定するリング・カウンタ% 9は
前記の2つのリング・カウンタのキャリー信号と出力電
圧指令からPWM信号を計算し、出力するPWM信号作
成回路である。
次に動作について説明する。加減速時間決定回路1は加
速、減速時間の設定に応じて加速、減速時間データを出
力する。一方、目標速度指令決定回路2は起動停止信号
が起動に設定されている場合には速度設定を、又、起動
停止信号が停止に設定されている場合には0Hzt−目
標速度指令として出力し、運転モード決定回路3は、こ
の目標速度指令fiと現在出力されている周波数指令f
を比較し、周波数指令f。く目標速度指令fiO時は加
速モ′−ド1周波数指令f。=目標速度指令f1の時は
定常モード、周波数指令f。〉目標速度指令f1の時は
減速モードと判定し、運転モード指令を出力する。出力
周波数指令決定回路4は、前記の加速、減速時間データ
と運転モード指令から加速、減速パターンに応じて次に
出力する周波数指令を計算し、出力する。出力電圧指令
決定回路5は、前記出力周波数指令からv/fパターン
に応じた出力電圧指令を計算し、出力する。さらに、・
周波数変換器6は、前記出力周波数指令に比例した周波
数のクロックを出力する。リング・カウンタ7.8は、
それぞれ前記クロックを計数し、計数動作の1サイクル
ごとに同期信号、同期信号2を出力する。リング・カウ
ンタ7.8には、同期信号、同期信号2の出力間隔がそ
れぞれPWM信号の1サイクルと1キャリア期間となる
ようなデータが設定されている。PWM信号作成回路9
は、前記同期信号、同期信号2からPWM信号の1サイ
クル期間と1キャリア期間を決定し、又、前記出力電圧
指令からPWM信号の1キャリア期間中のONパルス幅
を決定し、PWM信号を出力する。
この時、上記のPWM信号作成回路に2いて。
PWM信号の出力周波数はリング・カウンタ7により制
御されるため、前記出力周波数指令は時間遅れなしにP
WM信号に反映される。それに対して、前記のPWM信
号の1キャリア期間中のONパルス幅は演算回路にて演
算する必要があるため。
前回のキャリア期間のPWM信号出力中に1次回に出力
する1キャリア期間のONパルス幅を計算するという方
法をとる。したがって前記出力電圧指令は、少なくとも
1キャリア期間以上はPWM信号への反映が遅れること
になる。
以上記載のように従来の方式による場合、出力周波数指
令に対して出力電圧指令のPWM信号への反映が1キャ
リア期間以上遅れるため、減速時には正規のv/fパタ
ーンよりも高めの電圧が、又。
逆に加速時には低めの電圧が出力されることになる。こ
の時の出力周波数と出力電圧の関係を第4図に示す。こ
の@48において、(a)図は減速時の特性を表わし、
(b)図は加速時の様子を示し、16は出力周波数指令
、17は出力電圧指令、18はPWM信号に反映された
出力周波数、19はPWM信号に反映された出力電圧で
ある。
〔発明が解決しようとする問題点〕
従来のインバータ装置のPWM制御回路は以上のように
構成されているので、出力電圧指令のPWM信号への反
映が出力周波数指令に対して1キャリ°ア期間以上遅れ
る。そのため、減速時には正規のv/fパターンよりも
高めの電圧が出力され、過電流や過励磁となることがあ
り、又、加速時には正規のv/fバター/よりも低めの
′電圧が出力され、起動トルクの不足の原因となるなど
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、出力電圧指令のPWM信号への反映の遅れを
補正することにより、実際に出力される電圧の正規のv
/fパターンからのずれを小さくシ、減速時に過電流や
過励磁に、又、加速時に起動トルク不足となりにくいイ
ンバータ、装置のPWM制御回路を得ることを目的とす
る。
〔問題点を解決するための手段〕
この発明に係るインバータ装置のPWM制御回路は、定
常運転から、減速運転、あるいは加速運転に切換わる時
に、その時の出力周波数に反比例した時間だけ出力周波
数指令の減少、あるいは増加を遅らせるとともに、加減
速時間に反比例したデータを出力電圧指令から、減速運
転時には減算し、加速運転時には加算することにより、
出力周波数指令に対する出力電圧指令のPWM信号への
反映の遅れを補正するようにし念ものである。
〔作用〕
この発明に2ける待ち時間設定回路は、定常運転から減
速運転、あるいは加速運転に切換わる時に、その時の出
力周波数に対応したデータをデータテーブルより読み取
り、そのデータに比例した時間だけ次の出力周波数指令
の出力を遅らせる。
又1)に圧指令加減灯回路は、その時の加減速時間に対
応したデータをデータテーブルより読み取り、これを出
力電圧指令に対して減速運転時には減算し、加速運転時
には加算する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第3
図と同一部分を同一符号で示す第1図において、10は
出力周波数指令決定回路4からの出力周波数指令に対応
して、PWM信号の1キャリア期間に相当する時間を示
す待ち時間データを出力するROMなどの記憶素子、1
)は、後述の待ち時間設定回路12に入力するデータと
して。
PWM制御回路が定常運転から減速運転、あるいは加速
運転に切換わる時には、前記記憶素子10からのデータ
を、又、それ以外の運転状態の時には、待ち時間Oに相
当する待ち時間データを選択する待ち時間データ選択回
路、12は前記待ち時間データにより示される時間だけ
出力周波数決定回路4からの出力周波数指令の出力を遅
らせる待ち時間設定回路、13は加減速時間決定回路か
らの加速、減速時間データと出力周波数指令に対応して
、PWM信号の1キャリア期間中に増加、減少する電圧
に相当する電圧補正データを出力するROMなどの記憶
素子、14は後述の電圧指令加減算回路15に入力する
データとして、減速運転時、加速運転時には前記記憶素
子13からのデータを、又、定常運転時には加減算Ii
Oに相当する電圧補正データを選択する電圧補正データ
選択回路、15は出力電圧指令に対して前記電圧補正デ
ー、夕を、減速運転時には減算し、加速運転時には加算
する戒圧摺令加減算回路である。
次に動作について説明する。第1図において。
出力周波数決定回路4からの出力周波数指令に対応して
、記憶素子10はPWM信号の1キャリア期間(出力電
圧指令のPWM信号への反映の遅れ時間ンに相当する時
間を示す待ち時間データを出力する。待ち時間データ選
択回路1)は、待ち時間データとして、PWM制御回路
が定常運転から減速運転、あるいは加速運転に切換わる
時のみ前記記憶素子10からのデータを、又、それ以外
の運転状態の時には、待ち時間なしを示す待ち時間デー
タを選択し出力する。さ゛らに、この待ち時間データ選
択回路1)により選択された待ち時間データは、待ち時
間設定回路12に入力され、出力周波数決定回路4から
の出力周波数指令はこの待ち時間データに示される時間
だけ遅れて出力される。
又、加減速時間設定回路1からの加速、減速時間データ
と出力周波数決定回路4からの出力周波数指令に対応し
て、記憶素子13ばPWM信号の1キャリア期間(出力
電圧指令のPWM信号への反映の遅れ時間)中に増加、
あるいは減少する電圧に相当する電圧補正データ金゛出
力する。電圧補正データ選択回路14は、電圧補正デー
タとして。
PWM制御回路が減速運転、あるいは加速運転している
時には前記記憶素子13からのデータを、又、定常運転
時には補正量0を示す電圧補正データを選択し出力する
。さらに、この電圧補正データ選択回路14により選択
された電圧補正データは、電圧指令加減算回路15に入
力され、この電圧指令加減算回路15に2いて出力電圧
指令決定回路5からの出力電圧指令に対してこの補正デ
ータを、減速時には減算し、加速時には加算して出力す
る。
第2図は、この発明の回路により出力周波数と出力電圧
の関係がどのようになるかを示したものである。この第
2図において、(a)図は減速時の特性を表わし、 (
b)図は加速時の補正の特性を示して2り、第4図(a
) 、 (b)の20は補正前の出力周波数指令、2)
は補正前の出力電圧指令、22はこの発明の回路による
補正後の出力周波数指令(PWM信号に反映された出力
周波数)、23はこの発明の回路による補正後の出力電
圧指令、24はPWM信号に反映され九出力電圧(補正
後)である。
このように第4図かられかるように、この発明の回路に
よれば、出力電圧指令のPWM信号への反映の遅れを補
正し、実際に出力される電圧の正規のv/fパターンか
らのずれを小さくすることにより、減速時の過を流や過
励磁と加速時の起動トルク不足を防ぐことができる。
な訃、上記実施例では、出力電圧指令のPWM信号への
反映の遅れの補正をインバータの出力周波数の全領域に
おいて行なうものを示したが、これに限定されることな
く、上記の反映遅れが大きくなる低周波数域のみ上記の
補正を行なうようにしてもよい。
〔発明の効果〕
以上のように、この発明によれば、出力電圧指令のPW
M信号への反映の遅れを補正するように構成し念ので、
実際に出力される電圧の正規のv/fハターンからのず
れを小さくすることができるため、減速時に過電流、過
励磁になることや加速時に起動トルク不足となることを
防ぐことができる効果がある。
【図面の簡単な説明】
第1図はこ9発明の一実施例によるインバータ装置のP
WM制御回路の構成を示す回路構成図、第2図はこの発
明の一実施例の回路による出力周波数と出力電圧の関係
を示す関係図、第3図は従来のインバータ装置のPWM
制御回路の構成を示す回路構成図、第4図は従来の回路
による出力周波数と出力電圧の関係を示す関係図である
。 1は加減速時間決定回路、2は目標速度指令決定回路、
3は運転モード決定回路、4は出力周波数指令決定回路
、5は出力電圧指令決定回路、6は周波数変換器、7は
リング・カウンタ(出力周波数設定用)、8はリング・
カウンタ(1キャリア期間設定用〕、9はPWM信号作
成回路、10は記憶素子(待ち時間データ記憶用)、1
)は待ち時間データ選択回路、12は待ち時間設定回路
。 13は記憶素子(電圧補正データ記憶用)、14は電圧
補正データ選択回路、15は電圧指令加減算回路、16
は出力周波数指令、17は出力電圧指令、18はPWM
信号に反映された出力周波数。 19はPWM信号に反映され之出力電圧、20は補正前
の出力周波数指令、2)は補正前の出力電圧指令、22
は補正後の出力周波数指令(PWM信号に反映された出
力周波数人 23は補正後の出力電圧指令、24はPW
M信号に反映され之出力電圧。 なお1図中、同一符号は同一、又は相補部分を示す。 特許出願人  三菱電機株式会社 代理人 弁理士   1) 澤  博  昭(外2名) ヌ        キ惚 第2図 22(a) 2′4 第4 図 IB、(a) 手続補正書(自発) 昭和 6ル7°術1  日 2、発明の名称 インバータ装置のPWM制御回路 3、補正をする者 事件との関係 特許出願人 住 所    東京′都千代田区丸の内二丁目2番3号
名 称  (601)三菱電機株式会社代表者 志岐守
哉 4、代 理 人   郵便番号 105住 所    
東京都港区西新橋1丁目4番1o号5、補正の対象 明細書の発明の詳細な説明の欄 一−i〜 6、補正の内容 明細1fFをつぎのとおり訂正する。

Claims (2)

    【特許請求の範囲】
  1. (1)出力周波数指令を周波数変換器により出力周波数
    に比例した周波数のクロックに変換し、これをカウンタ
    にて計数することによりPWM信号の周波数を制御する
    とともに、出力電圧指令を基に、PWM信号のパルス幅
    を制御するディジタル形のインバータ装置のPWM制御
    回路において、上記インバータ装置の定常運転から減速
    運転あるいは加速運転に切換わる時に、その時の出力周
    波数に略反比例した時間だけ出力周波数指令の減少、あ
    るいは増加を遅らせるとともに、減速運転時には減速時
    間に、また、加速運転時には加速時間に略反比例したデ
    ータを出力電圧指令に対して減算、あるいは加算するよ
    うにしたことを特徴とするインバータ装置のPWM制御
    回路。
  2. (2)定常運転から減速運転、あるいは加速運転に切換
    わる時の出力周波数指令の減少、あるいは増加を遅らせ
    る処理と、出力電圧指令に対する減速運転時の減算処理
    、および加速運転時の加算処理をインバータ装置の低速
    運転領域にのみ行なうようにしたことを特徴とする特許
    請求の範囲第(1)項記載のインバータ装置のPWM制
    御回路。
JP60203539A 1985-09-17 1985-09-17 インバ−タ装置のpwm制御回路 Pending JPS6264273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60203539A JPS6264273A (ja) 1985-09-17 1985-09-17 インバ−タ装置のpwm制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60203539A JPS6264273A (ja) 1985-09-17 1985-09-17 インバ−タ装置のpwm制御回路

Publications (1)

Publication Number Publication Date
JPS6264273A true JPS6264273A (ja) 1987-03-23

Family

ID=16475823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60203539A Pending JPS6264273A (ja) 1985-09-17 1985-09-17 インバ−タ装置のpwm制御回路

Country Status (1)

Country Link
JP (1) JPS6264273A (ja)

Similar Documents

Publication Publication Date Title
JPS6264273A (ja) インバ−タ装置のpwm制御回路
JP2000201439A (ja) バッテリ充電装置
JP3538358B2 (ja) プログラマブル・コントローラ
JPH07121195A (ja) 音声処理用ディジタルシグナルプロセッサ
JPH03173392A (ja) ブラシレスモータの速度制御方法
JPH03135362A (ja) 交流電圧のサイクル制御方法
JP3820698B2 (ja) 周波数可変装置
JP2623783B2 (ja) 速度制御装置
JPS622875A (ja) 電動機の加減速制御方法
KR100356517B1 (ko) 엘리베이터의 속도패턴 발생 방법
JP3736441B2 (ja) パルス信号の周波数制御回路
SU1077007A1 (ru) Устройство дл обеспечени устойчивости параллельной работы синхронного генератора
JPH056435B2 (ja)
JPH04191261A (ja) エレベータ制御装置
JPH066193A (ja) パルス幅変調回路
JP3829701B2 (ja) パルス信号の周波数制御方法及び周波数制御回路
JPH03265494A (ja) インバータ装置の制御回路
JP2679471B2 (ja) クロック切替回路
JP2956845B2 (ja) 電力変換装置
JPH06296373A (ja) Pwm制御を用いたインバータ装置
JP2533848B2 (ja) 電力変換装置始動時の点弧パルス発生方式
JP3099397B2 (ja) 電動機制御装置および電動機制御方法
JPH03289395A (ja) インバータの制御回路
JPS633676A (ja) 電圧形インバ−タの制御方法
JPS62193578A (ja) 巻上げ装置用インバ−タ装置