JPS626330A - 割込制御装置 - Google Patents
割込制御装置Info
- Publication number
- JPS626330A JPS626330A JP60145317A JP14531785A JPS626330A JP S626330 A JPS626330 A JP S626330A JP 60145317 A JP60145317 A JP 60145317A JP 14531785 A JP14531785 A JP 14531785A JP S626330 A JPS626330 A JP S626330A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- program
- vector
- interrupt vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本弛明は、複数の割込要因に対応する各々の割込プログ
ラムの実行を行なう割込制御装置に関する。
ラムの実行を行なう割込制御装置に関する。
従来の技術
従来、この種の割込制御装置においては、割込ベクタの
正当性を確認しないまま、割込ベクタテーブルの情報に
従って各割込要因に対応したプログラムを実行していた
。
正当性を確認しないまま、割込ベクタテーブルの情報に
従って各割込要因に対応したプログラムを実行していた
。
発明が解決しようとする問題点
しかしながら、上述した従来の割込制御装置においては
割込ベクタの正当性の確認を行なっていないので、発生
する全ての割込ベクタに対応する割込ベクタテーブルを
制御メモリ上に準備しておき、何らかの原因により割込
要因以外の不正割込ベクタが発生した場合に対処する心
像がある。すなわち、全ての割込ベクタテーブルか準備
されていないと、不正割込ベクタが発生した場合にプロ
グラムが暴走することがある。
割込ベクタの正当性の確認を行なっていないので、発生
する全ての割込ベクタに対応する割込ベクタテーブルを
制御メモリ上に準備しておき、何らかの原因により割込
要因以外の不正割込ベクタが発生した場合に対処する心
像がある。すなわち、全ての割込ベクタテーブルか準備
されていないと、不正割込ベクタが発生した場合にプロ
グラムが暴走することがある。
又、各々の割込ベクタテーブルのサイズが小さい間は上
述の様に金割込ベクタテーブルを準備することもできる
が、制御が複雑になり、各々の割込ベクタテーブルのサ
イズが大きくなると、制御メモリ上にしめる割込ベクタ
テーブルのサイズが大きくなる欠点がある。
述の様に金割込ベクタテーブルを準備することもできる
が、制御が複雑になり、各々の割込ベクタテーブルのサ
イズが大きくなると、制御メモリ上にしめる割込ベクタ
テーブルのサイズが大きくなる欠点がある。
本発明は従来の上記事情にｎみてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る割込制御装ｒ！
！は、複数の割込要因のいずれかによυ割込を発生する
割込発生回路と、該割込発生回路による割込により起動
されるプログラムを収容する制御メモリと、該制御メモ
リ上のプログラムにより割込の要因を特定するための割
込ベクタを取シ出す手段と、前記制御メモリ上に設けら
れて割込要因に対応して割込要因毎の割込プロクラム実
行に関する情報を収容する割込ベクタテーブルと、該割
込ベクタテーブル上に設けられて割込ベクタの正当性を
確認するための割込ベクタ確認情報と、割込ベクタと割
込ベクタｉａ情報とを比較する比較手段と、該比較手段
による比較結果不一致の場合に性前記割込ベクタテーブ
ルの情報に従った割込プログラムを実行しないで前記制
御メモリ上に設けられた不正割込のためのプログラムを
実行する手段とを具備して構成され、不正割込ベクタの
発生を、割込要因に対応する割込ベクタテーブルを準備
するだけで検出することを可能としている。
！は、複数の割込要因のいずれかによυ割込を発生する
割込発生回路と、該割込発生回路による割込により起動
されるプログラムを収容する制御メモリと、該制御メモ
リ上のプログラムにより割込の要因を特定するための割
込ベクタを取シ出す手段と、前記制御メモリ上に設けら
れて割込要因に対応して割込要因毎の割込プロクラム実
行に関する情報を収容する割込ベクタテーブルと、該割
込ベクタテーブル上に設けられて割込ベクタの正当性を
確認するための割込ベクタ確認情報と、割込ベクタと割
込ベクタｉａ情報とを比較する比較手段と、該比較手段
による比較結果不一致の場合に性前記割込ベクタテーブ
ルの情報に従った割込プログラムを実行しないで前記制
御メモリ上に設けられた不正割込のためのプログラムを
実行する手段とを具備して構成され、不正割込ベクタの
発生を、割込要因に対応する割込ベクタテーブルを準備
するだけで検出することを可能としている。
すなわち、本発明によれば、不必要な割込ベクタテーブ
ルを制御メモリ上に準備する必要がなく、割込要因に対
応した割込ベクタテーブルのみ準備するだけで、不正な
割込ベクタか否かの特定を行なう割込制御装置が得られ
る。
ルを制御メモリ上に準備する必要がなく、割込要因に対
応した割込ベクタテーブルのみ準備するだけで、不正な
割込ベクタか否かの特定を行なう割込制御装置が得られ
る。
実施例
次に本発明をその好ましい一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図において、参照番号ｌは制御メモリを示し、該制
御メモリｌ上には、割込発生回路により起動される割込
分析プログラム２と、割込要因Ａ１Ｂ及びＣの割込ベク
タに対応する割込ベクタテーブル１１，１２及び１３と
、割込ベクタに対応して実行される割込プログラム２１
、２２及び２３と、不正割込ベクタの検出を外部へ知
らせる不正割込表示プログラム３とが格納されている。
御メモリｌ上には、割込発生回路により起動される割込
分析プログラム２と、割込要因Ａ１Ｂ及びＣの割込ベク
タに対応する割込ベクタテーブル１１，１２及び１３と
、割込ベクタに対応して実行される割込プログラム２１
、２２及び２３と、不正割込ベクタの検出を外部へ知
らせる不正割込表示プログラム３とが格納されている。
又、割込ベクタテーブル１１ 、１２及び１３上には割
込ベクタ確認情報３１ 、３２及び３３として各々の割
込ベクタの値が格納されている。更に又、割込ベクタテ
ーブル上 ｎ及び２３を示すエン）！Ｊ４１％４２及び４３が格納
されている。
込ベクタ確認情報３１ 、３２及び３３として各々の割
込ベクタの値が格納されている。更に又、割込ベクタテ
ーブル上 ｎ及び２３を示すエン）！Ｊ４１％４２及び４３が格納
されている。
次に第２図の７０−チャートを参照して本実施例の動作
について説明する。
について説明する。
割込要因Ａが発生すると、割込発生回路により割込分析
プログラム２が起動され、割込分析プログラム２は割込
ベクタを割込発生回路から引き取り、対応する割込ベク
タテーブル１１上の割込ペクＪ壌ｔ＋９祷舷’１１ ？
勾詔争１ 顕１状べ〃虞値シ兜１込ベクタ確認情報３１
の値が一致すれば、エン）！Ｊ４１に従って割込プログ
ラム２１を実行する。不一致の場合には不正割込ベクタ
と見なして、不正割込表示プログラム３を実行する。
プログラム２が起動され、割込分析プログラム２は割込
ベクタを割込発生回路から引き取り、対応する割込ベク
タテーブル１１上の割込ペクＪ壌ｔ＋９祷舷’１１ ？
勾詔争１ 顕１状べ〃虞値シ兜１込ベクタ確認情報３１
の値が一致すれば、エン）！Ｊ４１に従って割込プログ
ラム２１を実行する。不一致の場合には不正割込ベクタ
と見なして、不正割込表示プログラム３を実行する。
発明の効果
本発明によれば、以上説明した様に、各割込ベクタテー
ブルに割込ベクタ確認情報を設け、割込ベクタに従って
割込プログラムを実行する際にこの割込ベクタ確認情報
を参照することにより不正割込ベクタか否かの検出を、
必要な割込ベクタテーブルを準備するだけで行なえると
いう効果が得られる。
ブルに割込ベクタ確認情報を設け、割込ベクタに従って
割込プログラムを実行する際にこの割込ベクタ確認情報
を参照することにより不正割込ベクタか否かの検出を、
必要な割込ベクタテーブルを準備するだけで行なえると
いう効果が得られる。
第１図は本発明に係る制御メモリの一実施例を示す構成
図、第２図に動作を示すフローチャートである。 ｌ・働・制御メモリ、２＠・・割込分析プログラム、３
・−・不正割込表示プログラム、１ｌｅ１１・割込ベク
タテーブル（へ）、１２・・・割込ベクタテーブル（Ｂ
ｌ、１３・Φ・割込ベクタテーブル（Ｑ、２１・ａｍ割
込プログラム囚、２２・・ｅ割込プログラム０．２３−
−−割込プログラム０．３１・・・割込ベクタ確認情報
囚、３２１１・−割込ベクタ確認情報０．３３・・−割
込ベクタ確認情報（Ｑ、４１ｚ−エントリ囚、４２・・
・エントリ０．４３−−−エントリ０゜特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図
図、第２図に動作を示すフローチャートである。 ｌ・働・制御メモリ、２＠・・割込分析プログラム、３
・−・不正割込表示プログラム、１ｌｅ１１・割込ベク
タテーブル（へ）、１２・・・割込ベクタテーブル（Ｂ
ｌ、１３・Φ・割込ベクタテーブル（Ｑ、２１・ａｍ割
込プログラム囚、２２・・ｅ割込プログラム０．２３−
−−割込プログラム０．３１・・・割込ベクタ確認情報
囚、３２１１・−割込ベクタ確認情報０．３３・・−割
込ベクタ確認情報（Ｑ、４１ｚ−エントリ囚、４２・・
・エントリ０．４３−−−エントリ０゜特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図
Claims (1)
- 複数の割込要因のいずれかにより割込を発生する割込発
生回路と、前記割込発生回路による割込により起動され
るプログラムを収容する制御メモリと、前記制御メモリ
上のプログラムにより割込の要因を特定するための割込
ベクタを取り出す手段と、前記制御メモリ上に設けられ
て割込要因に対応して割込要因毎の割込プログラムの実
行に関する情報を収容する割込ベクタテーブルと、前記
割込ベクタテーブル上に設けられて割込ベクタの正当性
を確認するための割込ベクタ確認情報と、前記割込ベク
タと前記割込ベクタ確認情報とを比較する比較手段と、
前記比較手段による不一致の場合に前記割込ベクタテー
ブルの情報に従つた割込プログラムを実行しないで前記
制御メモリ上に設けられた不正割込のためのプログラム
を実行する手段とを有することを特徴とする割込制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145317A JPS626330A (ja) | 1985-07-02 | 1985-07-02 | 割込制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145317A JPS626330A (ja) | 1985-07-02 | 1985-07-02 | 割込制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS626330A true JPS626330A (ja) | 1987-01-13 |
| JPH0436417B2 JPH0436417B2 (ja) | 1992-06-16 |
Family
ID=15382362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145317A Granted JPS626330A (ja) | 1985-07-02 | 1985-07-02 | 割込制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194627A (ja) * | 1989-12-22 | 1991-08-26 | Nec Eng Ltd | プログラム処理装置 |
| JPH07105023A (ja) * | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | データ処理システム内でスプリアス割込みを検出するための方法及び装置 |
-
1985
- 1985-07-02 JP JP60145317A patent/JPS626330A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194627A (ja) * | 1989-12-22 | 1991-08-26 | Nec Eng Ltd | プログラム処理装置 |
| JPH07105023A (ja) * | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | データ処理システム内でスプリアス割込みを検出するための方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436417B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110231709A1 (en) | Method for checking data consistency in a system on chip | |
| JPS63201855A (ja) | メモリ保護違反検出装置 | |
| US11409531B2 (en) | Processor having multiple operating modes | |
| JPS626330A (ja) | 割込制御装置 | |
| JP3157242B2 (ja) | マイクロ・プログラム制御におけるエラー処理方法 | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPS5977553A (ja) | デ−タ収集方式 | |
| JPH0527963A (ja) | 異種の浮動小数点演算命令の同時サポート方法 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH01211129A (ja) | 情報処理装置 | |
| JPS60263232A (ja) | マイクロ診断方式 | |
| JPS63104151A (ja) | トレ−ス機能付きマイクロプロセサ | |
| JPS61195432A (ja) | 汎用マイクロプロセツサにおけるパリテイチエツク再試行方式 | |
| JPS6345641A (ja) | 仮想計算機使用によるプログラムのデグレ−ドチエツク方式 | |
| JPS621042A (ja) | 電子計算機 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPS62120550A (ja) | プログラムデバツグ方式 | |
| JPH02240799A (ja) | Ｐｏｓの故障事前予防システム | |
| JPS59229656A (ja) | プログラムデバツク装置 | |
| JPH0358244A (ja) | 情報処理装置 | |
| JPH02165760A (ja) | 再開処理制御方式 | |
| JPS62251831A (ja) | 計算機システムコンソ−ル端末装置自動認識方法 | |
| JPS63116240A (ja) | 拡張ス−パ−バイザ・コ−ル割込み処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |