JPS6262388A - 輝度補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラスタ走査形のＣＲＴディスプレイ装置に関し
、特にその輝度補正回路に関する。

〔従来の技術〕

従来のこの種のＣＲＴディスプレイ装置における輝度補
正回路は、ＣＲＴの電子ビームの量を変えて輝度調節を
行なうものが一般的である。

〔発明が解決しようとする問題点〕

ところで、ラスタ走査形のＣＲＴキャラクタディスプレ
イ装置或いはグラフインクディスプレイ装置で、例えば
ｒＨＪ等のパターンを表示した場合、縦棒の方が横棒に
比べて輝度が低く、暗く見えることがある。これは、映
像増幅回路の周波数特性に起因するものであり、パルス
状のデータを与えた場合１ドツトのみ表示する場合と数
ドツトを連続に表示する場合では輝度にバラツキが出て
しまう。

このような輝度のバラツキは、従来の上述した輝度補正
回路ではパターン全体の輝度が変わり、縦棒のみの輝度
を変えることができないので解消することは困難である
。

これを抑える一方法としては、広帯域の映像増幅回路を
使用してパルスに対する応答特性を充分に良くすること
であるが、周波数応答を良くする為に映像増幅回路の周
波数帯域を充分に広くするのにも限度があり、またコス
ト高ともなる。

本発明の目的は、簡単な構成により、表示パターンの縦
棒の輝度の低下を補償し得る輝度補正回路を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、パラレル／シリア
ル変換器から出力されるシリアルなビデオデータの所定
ドツト数以下の表示有りパルスを検出する変化点検出回
路と、この変化点検出回路で所定ドツト数以下の表示有
りパルスが検出されたとき、その表示有りパルスのパル
ス幅を所定長だけ拡張するパルス幅拡張回路とを設ける
。

〔作用〕

パラレル／シリアル変換器から所定ドツト数例えば１ド
ツト以下の表示有りパルス即ち論理″ｌ“のパルスが出
力されると、これが変化点検出回路で検出され、パルス
幅拡張回路によってそのパルスのパルス幅が所定長だけ
拡張される。

〔実施例〕

第１図は本発明の実施例の回路図である。

同図において、フリップフロップ２はパラレル／シリア
ル変換器ｌから出力されるシリアルなビデオデータを１
クロツクだけ遅延させる手段を構成し、符号ＥＤで示す
回路はパラレル／シリアル変換器１から出力されるシリ
アルなビデオデータの所定ドツト数以下の表示有りパル
スを検出する変化点検出回路を構成し、符号ｐｗで示す
回路は変化点検出回路ＥＤで所定ドツト数以下の表示有
りパルスが検出されたとき、この表示有りパルス幅を所
定長だけ拡張するパルス幅拡張回路を構成している。ま
た、変化点検出回路ＥＤ中において、フリップフロップ
３とアンド回路９は、シリアルなビデオデータの表示無
しデータ（論理“０”のデータ）から表示有りパルス（
論理“１”のパルス）への変化を検出する（０−１）検
出部を、フリップフロップ４とインバータ１０とアンド
回路１１は、シリアルなビデオデータの表示有りパルス
から表示無しデータへの変化を検出する（１−０）検出
部を、フリップフロップ６，７．８とアンド回路１３は
同期回路をそれぞれ構成している。

第１図において、図示しないメモリ等から続出されたパ
ラレルなビデオデータは、パラレル／シリアル変換器１
においてクロックＣＬＫに同期してシリアルなビデオデ
ータに変換され、その出力ａはフリップフロップ２．３
．４のセント端子Ｓとアンド回路９およびインバータｌ
Ｏに入力される。

上記フリップフロップ２，３．４及びフリ、プフロノプ
６，７．８のクロック端子Ｃにはパラレル／シリアル変
換器１に加わるクロックＣＬＫが入力されており、フリ
ップフロップ２のＱ端子の出力すは予め設定された時間
τだけの遅延を行なうディレィ回路５とオア回路１４に
入力され、フリップフロップ３のＱ端子の出力ｄはアン
ド回路９に入力され、ここで出力ａとの論理積がとられ
、フリップフロップ６のセント端子Ｓに入力される。

なお、ディレィ回路５の遅延時間τは任意に調節可能で
ある。

また、フリップフロ７ブ４のＱ端子の出力ｎはアンド回
路１１に入力され、ここでインバータ１０の出力ｆとの
論理積がとられ、フリップフロップ８のセット端子Ｓに
入力される。フリップフロップ６のＱ端子の出力りはフ
リップフロップ７のセット端子Ｓの入力となり、フリッ
プフロップ７のＱ端子の出力ｉとフリップフロップ８の
Ｑ端子の出力ｊとの論理積がアンド回路１３でとられ、
アンド回路１２のゲート信号となる。ディレィ回路５の
出力Ｃは、アンド回路１２が開かれている期間にオア回
路１４に入力される。このオア回路１４の出力ｍがシリ
アルなビデオデータとして図示しないモニタ部へ入力さ
れる。

第２図は第１図の回路中における出力ａ　−ｎの一例を
示す動作タイムチャートであり、以下各図を参照して本
実施例の動作を説明する。

パラレルなビデオデータがパラレル／シリアル変換器１
に入力されると、パラレル／シリアル変換器１は第２図
（Ａ）に示すようなりロックＣＬＫに同期して第２図（
Ｂ）に示すようなシリアルなどデオデークを出力する。

ここで、第２図（Ｂ）では１ドツトの表示有りパルスと
、２ドツトの表示ありパルスを出力している例を示す。

第２図（Ｂ）に示を輩うな信号がフリソプフロツブ２．
３．４に入力されると、フリップフロップ２．４の出力
す、　　ｎは第２図（Ｃ）に示すもとなり、フリ、プフ
ロップ３の出力ｄは第２図（Ｅ）に示すものとなる。ま
た、ディレィ回路５の出力Ｃは第２図（Ｄ）に示すよう
に第２図（Ｃ）の信号をディレィ時間τだけ遅延させた
のものとなる。

アンド回路９は第２図（Ｂ）の出力ａと第２図（Ｅ）の
出力ｄとの論理積をとるので、その出力ｅは第２図（Ｆ
）に示すものとなり、出力ａが、“０”から１”へ変化
したときの最初の１クロック間だけ“１”となる信号と
なる。従って、フリップフロップ６の出力りは第２図（
１）に示すものとなり、フリップフロップ７の出力ｉは
第２図（Ｊ）に示すものとなる。

一方、アンド回路１１は第２図（Ｃ）に示す出力ｎと第
２図（Ｂ）に示す出力ａを反転した第２図（Ｇ）に示す
インバータ１０の出力ｆとの論理積をとるので、その出
力ｇは第２図（Ｈ）に示すものとなり、出力ａが“ｌ”
から“０”へ変化したときの最初の１クロック間だけ“
１”となる信号となる。従って、フリップフロップ８の
出力ｊは第２図（Ｋ）に示すものとなる。

フリップフロップ７の第２図（Ｊ）に示す出力ｉとフリ
ッププロップ８の第２図（Ｋ）に示す出力ｊとはアンド
回路１３で論理積がとられ、アンド回路１３の出力には
第２図（Ｌ）に示すように、フリップフロップ２から１
ドツトの表示有りパルスが出力され後の−１クロツク間
だけ“１”となる信号となる。アンド回路１２はアンド
回路１３の出力が１′のときゲートを開いてディレィ回
路５の出力Ｃを出力するので、アンド回路１２の出力ｌ
は第２図（Ｍ）に示すようになる。従って第２図（Ｃ）
に示すフリップフロップ２の出力すとアンド回路１２の
出力ｌとの論理和信号であるオア回路１４の出力ｍは、
第２図（Ｎ）に示すものとなり、フリップフロップ２か
ら出力される第２図（Ｃ）の１ドツトの表示有りパルス
のパルス幅のみをディレィ回路５のディレィ時間τだけ
拡張した信号が得られる。

このように、本実施例によれば、シリアルなビデオデー
タのうち１ドツトの表示有りパルスのみのパルス幅が拡
張されるので、ディレィ回路５のディレィ時間τを例え
ば表示を見ながら最適な値に予め調節しておくことによ
り、映像増幅回路の周波数帯域の狭さを補償して１ドツ
トのみの表示部分の輝度を高め、横棒との輝度差を解消
することができる。

なお、以上の実施例では１ドツトの表示有りパルスのパ
ルス幅のみを拡張したが、例えば２ドツト以下の表示有
りパルスのパルス幅のみを拡張するように構成しても良
い。

〔発明の効果〕

以上説明したように、本発明によれば、所定ドツト数例
えば１ドツト以下の表示有りパルスに対してのみパルス
幅の拡張が行なわれるので、映像増幅回路の周波数帯域
が広くなくてもその分の輝度低下が補償され、表示パタ
ーンの縦棒のみの輝度を高めることができ、各種のパタ
ーンの各部を均一な輝度で表示し得る効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図および、第２図は第１
図の各部の信号波形の一例を示す動作タイムチャートで
ある。 図において、ＥＤは変化点検出回路、ＰＷはパルス幅拡
張回路、ｌはパラレル／シリアル変換器、２〜４．６〜
８はフリップフロップ、５はディレィ回路である。

Claims (1)

1. 【特許請求の範囲】 ラスタ走査形のＣＲＴディスプレイ装置における輝度補
   正回路において、 パラレル／シリアル変換器から出力されるシリアルなビ
   デオデータの所定ドット数以下の表示有りパルスを検出
   する変化点検出回路と、 該変化点検出回路で所定ドット数以下の表示有りパルス
   が検出されたとき、該表示有りパルスのパルス幅を所定
   長だけ拡張するパルス幅拡張回路とを具備したことを特
   徴とする輝度補正回路。