JPS6260305A

JPS6260305A - 掛算回路

Info

Publication number: JPS6260305A
Application number: JP19974885A
Authority: JP
Inventors: Masaaki Kondo; 正明近藤; Akiyoshi Maeda; 朗善前田; Nobuyuki Ogawa; 伸幸小川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-09-10
Filing date: 1985-09-10
Publication date: 1987-03-17
Anticipated expiration: 2010-06-21
Also published as: JPH0758865B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、２つの入力信号をアナログ乗算し、周波数変
換、振幅変調１位相比較等に使用する掛算回路に関する
ものであり、特にビデオテープレコーダー、ビデオディ
スクプレーヤー等の映像記録再生機器に利用される掛算
回路に関する。

従来の技術従来の掛算回路の一例を第２図に示す。Ｍ２図において
、第１の入力信号１はエミッタを抵抗によって結合され
た２つのトランジスタ７と８のベースに入力される。こ
の２つのトランジスタ７゜８のエミッタはそれぞれ定電
流源１３．１４に接続されている。また第２の入力信号
２はトランジスタ３，６のペーストトランジスタ４．６
のベースへそれぞれ入力される。トランジスタ３．４の
エミッタは結合されており、前記トランジスタ７のコレ
クタに接続される。さらにトランジスタ６゜ｅのエミッ
タは結合されており、前記トランジスタ８のコレクタへ
接続される。またトランジスタ３．６のコレクタは結合
されて、抵抗１ｏを通って電源１２へ接続される。トラ
ンジスタ４，６のコレクタは結合されて抵抗１１を通っ
て電源１２へ接続される。

第１の入力信号ｖ１は差動構成のトランジスタ７．８に
よって入力信号ｖ１に応じたコレクタ電流に変換させら
れる。さらに第２の入力信号によってトランジスタ３．
４．６．６によって前記トランジスタ了、８のコレクタ
電流が切り換えられて抵抗１０．１１に出力させられて
、入力信号■、とｖ２の乗算信号が抵抗１０．１１の両
端に発生する事となる。

発明が解決しようとする問題点ところが、このような従来の回路においては、第２の入
力電圧ｖ２がトランジスタ３，４，５゜６を飽和させる
のに充分大きい電圧である場合に、波形歪を生じさせる
という欠点を有していた。トランジスタ３．６とトラン
ジスタ４．６が交互にスイッチングする場合にトランジ
スタの少数蓄積キャリアのためにスイッチング動作が遅
れ波形歪となって出力されていた。特に第２の入力信号
が１ＭＨｚ以上の周波数の場合に、前記スイッチング動
作の遅延時間が大きく悪影響を与えて、たとえば周波数
変換のために平衡変調器として動作させる時に第１の入
力信号のスペクトラムが出力に大きく出てくる現象とな
って現われ、不要スペクトラムとして大きな障害となっ
ていた。

本発明はかかる点に鑑みてなされたものであり、簡易な
構成でトランジスタスイッチングによる遅延時間を大幅
に改善し、高周波においても正確な掛算動作が可能なア
ナログの掛算回路を提供しようとするものである。

問題点を解決するための手段本発明は、上記問題点を解決するために、第２の入力信
号に応じて動作するトランジスタがオフ状態とならない
様にトランジスタのエミッタに定電流源を接続する事に
よって常に最低限の電流が流れる様にしたものである。

また、トランジスタノエミッタに独立に定電流源が動作
するようにトランジスタのエミッタに各１個ずつのダイ
オードを挿入するようにしている。

作用本発明は、上記した構成によって、４つのトランジスタ
（３，４，５，６）にはエミッタに接続された定電流源
の電流と第１の入力信号と第２の入力信号の乗算された
電流とが加算された電流が流れる事となる。そのために
第１の入力信号と第１２の入力信号の乗算された電流が
０の場合でもエミッタに接続された定電流源の電流が流
れるためにトランジスタ（３，４，５，６）は常に能動
状態となる。すなわちトランジスタ（３＋　’　＋　５
　＋６）はスイッチング動作が速いために高周波まで波
形歪のない出力が敗り出されるものである。

実施例第１図に、本発明の掛算回路の一実施例を示す。

第１図において、第１の入力信号１はトランジスタ７．
８のベースに入力される。トランジスタ７゜８のエミッ
タはそれぞれ定電流源１３．１４に接続されるとともに
抵抗９によって結合されて差動　−増幅器の構成となっ
ている。第２の入力信号２はトランジスタ３，６と４．
５のベースに入力される。トランジスタ３と６のコレク
タは結合されて負荷抵抗１ｏを経由して電源１２へ接続
される。

トランジスタ４と６のコレクタは結合されて負荷抵抗１
１を経由して電源１２へ接続される。

またトランジスタ３，４，５．６のエミッタはそれぞれ
定電流源１６，１６，１７．１８に接続されるとともに
、トランジスタ３，４のエミッタはそれぞれダイオード
１９．２０’ｉ経由して前記差動増幅器のトランジスタ
７のコレクタに接続される。

マタ、トランジスタ５．６のエミッタはそれぞれダイオ
ード２１．２２ｉ経由して前記差動増幅器のトランジス
タ８のコレクタに接続される。

回路全体の動作を次に説明する。入力信号１はトランジ
スタ７．８で構成された差動増幅器に入力されて、入力
信号１に応じたトランジスタ７及び８のコレクタ電流と
して上段回路に伝達される。

トランジスタア、８のコレクタ電流は入力信号２の入力
電圧に応じて切シ換えられて負荷抵抗１０及び１１に流
れる。さらにトランジスタ３，４゜６．６の各エミッタ
には定電流源１５，１６゜１７．１８（電流値をＩ２と
する）が接続されているので負荷抵抗１０及び１１には
２倍のＩ２が前記乗算信号電流と加算して流れる事とな
る。

入力信号２がトランジスタ３，４及び６．６をスイッチ
ングするのに充分大きな入力電圧である時には下部の差
動増幅器のトランジスタ７．８のコレクタ電流は完全に
切り替えられるが、トランジスタ３，４，５．６のエミ
ッタに接続された定電流源の電流工２は入力信号２によ
って切り替えられないためにトランジスタ３，４，５．
６は常に能動状態で動作する事となる。そのためにトラ
ンジスタ３，４，５．６の入力信号ｖ２に対する応答は
速く波形歪の少ない乗算出力が得られる事となる。

発明の効果以上述べてきたように５本発明によれば、きわめて簡易
な回路構成でアナログ掛算器の高周波動作時の波形歪の
改善をはかる事ができ、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における掛算回路の回路図、
第２図は従来例の掛算回路の回路図である。１・・・・・・第１の入力信号、２・・・・・・第２の
入力信号、３・４・６・６・７−８・・・・・・トラン
ジスタ、９・１０６１１・・・・・・抵抗％１２・・・
・・・電圧源、１３・１４・・・・・・定電流源（電流
値”＋Ｌ　１ｓ・１６・１７・１８・・・・・・定電流
源（電流値”２）。

Claims

【特許請求の範囲】

第１の入力信号を電流として出力する第１の電流出力回
路と、第１の入力信号を第１の電流出力回路と出力極性
を逆にした電流として出力する第２の電流出力回路と、
第２の入力信号の一端がベースに接続された第１と第４
のトランジスタと、第２の入力信号の他端がベースに接
続された第２と第３のトランジスタと、電圧源と、一端
が電圧源に接続され他端が第１のトランジスタのコレク
タと第３のトランジスタのコレクタに接続された第１の
抵抗と、一端が電圧源に接続され他端が第２のトランジ
スタのコレクタと第４のトランジスタのコレクタに接続
された第２の抵抗と、第１・第２・第３・第４のそれぞ
れのエミッタに接続された４つの独立した電流源と、ア
ノードを第１のトランジスタのエミッタに接続されカソ
ードを前記第１の電流出力回路の出力端子に接続された
第１のダイオードと、アノードを第２のトランジスタの
エミッタに接続されカソードを前記第１の電流出力回路
の出力端子に接続された第２のダイオードと、アノード
を第３のトランジスタのエミッタに接続されカソードを
前記第２の電流出力回路の出力端子に接続された第３の
ダイオードと、アノードを第４のトランジスタのエミッ
タに接続されカソードを前記第２の電流出力回路の出力
端子に接続された第４のダイオードとを備えた掛算回路
。