JPS6259995A - 録音デ−タチエツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 音声入力をディジタル音声データに変換してメモリに格
納しながら、該メモリから該ディジタル音声データを読
み出して音声に再生し、メモリに格納された音声、即ち
録音された音声データの良否をチェックする。

［産業上の利用分野） 本発明はディジタル化してメモリに録音された音声デー
タをチェックする方式に関するものである。

音声応答システムに使用する音声は予め単語、短文を録
音し、これらを音声再生時に組み合わせて応答音声とす
るもので、これらの音声はディジタル信号に変換してメ
モリに蓄積後、音声ファイルメモリに格納する。

音声再生時は全音声ファイルメモリの内容をメモリに移
し、所要の音声をメモリから読み出し、組み合わせて合
成音声として再生する。

しかしながら録音された音声は再生した時、時には予想
した再生音声を得ることができないことがあり、このた
め録音された音声は再生してその音質をチェックし、品
質の良い音声を音声応答用信号として音声ファイルメモ
リに蓄積しておく必要がある。

このための所要時間をできるだけ短かくする方式が要望
されている。

〔従来の技術〕

第４図は従来の録音データチェック方式のブロック図を
示す。

音声人力装置１、例えばデーブレコーダの音声はアナロ
グ／ディジタル（Ａ／Ｄ）変換回路２によってディジタ
ル信号に変換され、ダイレクトメモリアクセス回路（Ｄ
ＭＡ回路）３によってバッファメモリ４に転送され、マ
イクロプロセッサ１１が入力音声の始端と終端とを検出
した後、その区間の音声データをランダムアクセスメモ
リで構成されるメモリ５に蓄積し、１つの音声の録音を
終了する。

次に、蓄積された音声を再生し、試聴する場合、メモリ
５に蓄積された音声データは、マイクロプロセッサ１１
がＤＭＡ回路７を起動することによって読出され、ディ
ジタル／アナログ（Ｄ／Ａ）変換回路８によって音声に
再生され、音声出力装置９例えばヘンドフォン、スピー
カ等で試聴される。

試聴後、”良”であれば、ディスク、フロッピィ等のフ
ァイルメモリに格納され、次の録音を行う。

”不良”であれば、その音声を再録音し、同様の動作を
行う。

〔発明が解決しようとする問題点〕

この従来の方式では、音声人力をメモリに録音し終わっ
た後、再生に切り換えて音声に再生し、これを試聴して
録音データをチェックする。

従って、再生チェックするためには、更に、録音するた
めの時間と少なくとも同じ時間を必要とし、この時間を
短縮することは困難であった。

本発明ではこの点に鑑みて創作されたもので、録音と再
生を短時間ずらせて録音と並行して試聴しながらチェッ
クするもので、再生チェック時間分をほぼなくし、且つ
チェックを容易にする方式を提供することを目的として
いる。

〔問題点を解決するための手段〕

第１図は本発明の録音データチェック方式の原理ブロッ
ク図で示す。

■は音声入力装置、２は音声入力を量子化しディジタル
データに変換するＡ／Ｄ変換回路、３はディジタル変換
した音声データをバッファメモリ４に転送する録音側の
ダイレクトメモリアクセス回路（以下、ＤＭＡと称する
）。

５は音声人力を蓄積するメモリで、６は音声データを最
終的に格納する音声ファイルメモリである。

７はメモリ５から音声データを読み出す再生側のＤＭＡ
回路、８は読み出されたデータをアナログ信号に変換す
るＤ／Ａ変換回路、９は音声出力装置であって再生され
た音声を出力する。

１０はＤＭＡリクエスト制御回路で、１１は回路全体の
制御を行うマイクロプロセッサ（以下、ＭＰＵと称する
）である。

第２図は本発明の一実施例のＤＭＡリクエスト制御回路
で、■はＤ／Ａ変換回路８からのデータ要求信号端子、
■はＤＭＡ７への読み取り開始信号端子で、■はＭＰＵ
からのＤＭＡリクエスト制御回路の制御信号端子である
。

〔作用〕

上記の回路構成で、音声入力装置１から入力した音声は
、Ａ／Ｄ変換回路２、ＤＭＡ３、バッファメモリ４を経
て、ディジタル音声データとしてメモリ５に蓄積される
。

ＭＰＵＩＩはバッファメモリ４からデータを読み出し、
そのデータから音声人力の始端を検出すると、バッファ
メモリ４の音声データをメモリ５に蓄積する。

次にＤＭＡリクエスト制御回路１０を作動させることに
より、ＤＭＡ　７よりメモリ５、Ｄ／Ａ変換回路８を介
して音声出力装置９がら録音中の音声を試聴することが
できる。

そして、ＭＰＵＩＩが音声入力の終端を検出するまでバ
ッファメモリ４のデータはメモリ５へ転送され、終端検
出後、ＤＭＡリクエスト制御回８１０を作動停止するこ
とよってＤＭＡ７の音声データの読み出しを停止させる
。

これによって、１つの音声の区切りでその音声の録音の
良否を判別する。

従って、本発明では音声をディジタルに録音するのと並
行してその録音データをチェックすることができる。

〔実施例〕

以下図面を参照して本発明の録音データチェック方式を
詳細に説明する。

第２図は本発明の録音データチェック方式の一実施例の
再生制御回路図、 第３図は波形図である。

なお、全図を通じて同一符号は同一対象物を示す。

音声入力装置１、例えばテープレコーダに音声を録音し
ておき、始動すると、Ａ／Ｄ変換回路２でディジタル音
声データに変換され、ＤＭＡ回路３によってバッファメ
モリ４に１データづつ格納される。

バッファメモリ４は、２ブロツク構成のリングバッファ
であって、１ブロツクがＤＭＡ３により満たされた時点
で、ＭＰＵＩＩに対し読み取り要求信号を出す。

ＭＰＵＩＩは、１ブロック単位でそのバッファメモリ４
のデータよって、始終端検出判定動作とそのブロックの
メモリ５へのデータ転送を始端検出から終端検出までの
期間行うものである。

録音形式は、例えば、アナログ音声入力信号を１２５μ
ｓ毎にサンプリングして、１３ビツトのディジタル音声
データとする。

録音開始前、再生側の制御設定を次のようにする。

ＤＭＡ７には最大転送バイト数を設定し、ＤＭＡリクエ
スト制御回路１０の端子■に信号が入力されると、メモ
リ５のデータをＤ／Ａ変換回路８へ直ちに転送できる状
態にしておく。

ＤＭＡリクエスト制御回路１０は、リセットすることに
よって■端子に入力信号がきても、ゲート１０１を閉塞
してＤＭＡ７への端子■の出力信号ＤＲＱ（再生開始信
号）は、出力しない状態にする。

録音開始後、バッファメモリ４からＭ　Ｐ　Ｕｌｌに対
して、第１ブロツクの読み取り要求信号がでる。

ＭＰＵＩＩはその要求を受は付けると、バッファメモリ
４の第１ブロツクのデータを読み取り、始端検出計算後
、音声の休止区間レベルから所定レベルの上昇を検出す
ると、第１音声の入力始端と見做し、第１ブロツクのデ
ータをメモリ５へ転送する。

転送完了後、ＤＭＡリクエスト制御回路１０の端子■へ
作動信号を送出する。

その信号は制御レジスタ１０３に受付られ、同期フリッ
プフロップ（ＦＦ）１０２のＤ端子入力をオンとし、Ｄ
／Ａ変換回路８からのデータ要求信号で同期化され、Ｑ
端子出力がオンとなる。

Ｑ端子出力はゲート１０１へ入力され、■端子よりＤＭ
Ａ７に対し再生開始信号ＤＲＱが入力される。

第３図の波形図のＴＤは音声入力によって始端検出後、
ＤＭＡ７にＤＲＱ信号が入力され、音声出力装置９から
音声が出力されるまでの時間を示し、録音と再生が略同
時進行状態になることを示す。

ＤＭＡ７はＤＲＱ信号を受は付けると、最初のデータを
メモリ５から読み出し、Ｄ／Ａ変換回路８に転送する。

データはアナログ信号に変換され、音声出力装置９、例
えば、ヘッドホンによって音声が試聴される。

以下、ＤＲＱ信号が入力の都度、上記の動作が行われ、
順次メモリ５の音声データが音声出力化される。

次にバッファメモリ４から第２のプロ、りの読み取り要
求がくると、ＭＰＵＩＩは第２データを読み取って計算
を行い、その音声入力データののレベルが予め設定され
た終端レベル以上であれば、音声入力中と判断し、第２
ブロツクのデータをメモリ５へ転送する。

こうして、終端レベル以下のレベルを検出するまで、各
ブロックを交互に読み取り、メモリ５へ転送する。

終端レベル以下のレベルが検出されると、そのブロック
のデータ転送後、以降のバッファメモリ４からの読み取
り要求を無視する。

そして、メモリ５の最終データを書き込んだアドレス以
降に無音データを数バイト分書き込み、最終アドレスを
記録する。

次に、ＭＰＵＩＩは現在再生り３作中のＤＭＡ７の実行
アドレスを調べ、そのアドレスが記録されたアドレスに
到達したか否かを判定し、到達したならば、ＤＭＡリク
エスト制御回路１０の端子■へ作動停止信号を送出する
。

このことによって、制御レジスタ１０３を介して同期フ
リップフロップ１０２のＤ端子がオフとなり、次いでＱ
出力端子もオフとなるため、ゲート１０１からの出力Ｄ
ＲＱ信号が最終的にオフとなる。

ＤＭＡ７の入力のＤＲＱ信号がオフされることによって
、ＤＭＡ７は転送が中止され、以降のデータはＤ／Ａ変
換化８へ送出されず、再生出力も終了することになる。

試聴者がヘッドホンで聴取した録音音声の良否を判断し
、良と判断すると、その判断信号をＭＰＵ１ｌに送出す
ると、第１音声データは第１音声出力コードとともに、
メモリ５から音声ファイルメモリ６へ転送され、各回路
要素は初期化されて次の録音に備える。

また、録音が不良であれば、不良コードを付加して同様
に終了する。

このようにして全録音終了後、不良コードの付いた音声
コードを抽出して再録音することになる。

また、上記した終端音声データの後にメモリ５に書き込
まれる無音データは、ＭＰＵＩＩがＤＭＡ７の実行アド
レスが最終アドレスに到達したことを確認してから、Ｄ
ＭＡリクエスト制御回路１０をオフにするまでの時間分
書き込む。

ＤＭＡリクエスト制御回路１０がオフまでの間、ＤＭＡ
７は実行中であり、最終データ以降を読み出し再生する
と、雑音が出力されるため、無音データを書き込む。

また別の対策として、１つの音声録音前に常に録音音声
データの最大数に相当するアドレス分メモリ５へ書き込
んおくようにすれば、上述の終端検出後、の無音データ
書き込みは不要である。

〔発明の効果〕

以上述べてきたように、本発明によれば、録音と再生を
並行して進行させることによって、再生時の試聴が従来
の方式と比較して、第３図ＴＤ分の遅延時間で可能にな
り、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の録音データチェック方式〇原理ブロッ
ク図、 第２図は一実施例のＤＭＡリクエスト制御回路図、 第３図は波形図、 第４図は従来例のブロック図である。 図において、 １は音声入力装置、 ２はアナログ／ディジタル（Ａ／Ｄ）変換回路、３はＤ
ＭＡ回路（録音側）、 ４はバッファメモリ、 ５はメモリ、 ６は音声ファイルメモリ、 ７はＤＭＡ回路（再生側）、 ８はディジタル／アナログ（Ｄ／Ａ）変換回路、９は音
声出力回路、 １０はＤＭＡリクエスト制御回路、 １１はマイクロプロセッサ（ＭＰＵ）である。 第１図 、Ｖ−所≦Ｄ月内実）をσりのＤＭＡソ７工、スｌ−浜
１付甲回Ｙ）間第２図 １ｓ　３　図

Claims (1)

1. 【特許請求の範囲】 音声入力（１）を波形符号化しディジタル音声データに
   変換する手段（２）と、該音声データを格納するメモリ
   （５）と、該メモリ（５）から音声データを読み出して
   音声に再生する手段（８、９）とを備えたディジタル録
   音／再生装置において、 録音すべき音声入力の始端を検出後、前記メモリから該
   音声入力の音声データを読み出して音声再生し、前記音
   声入力の終端検出後、該音声入力の終端音声データの前
   記メモリ（５）のアドレスと、前記メモリ（５）から読
   み出される音声データのアドレスとの一致を検出して前
   記メモリ（５）から音声データの読み出しを停止するＤ
   ＭＡリクエスト制御回路（１０）を設けてなることを特
   徴とする録音データチェック方式。