JPS6258145B2 - - Google Patents

Info

Publication number
JPS6258145B2
JPS6258145B2 JP54168076A JP16807679A JPS6258145B2 JP S6258145 B2 JPS6258145 B2 JP S6258145B2 JP 54168076 A JP54168076 A JP 54168076A JP 16807679 A JP16807679 A JP 16807679A JP S6258145 B2 JPS6258145 B2 JP S6258145B2
Authority
JP
Japan
Prior art keywords
gas
film
vapor deposition
deposited
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54168076A
Other languages
English (en)
Other versions
JPS5691437A (en
Inventor
Kazuhisa Taketoshi
Chihaya Ogusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP16807679A priority Critical patent/JPS5691437A/ja
Priority to US06/213,016 priority patent/US4352834A/en
Priority to DE8080107812T priority patent/DE3071974D1/de
Priority to EP80107812A priority patent/EP0031918B1/en
Publication of JPS5691437A publication Critical patent/JPS5691437A/ja
Priority to US06/372,389 priority patent/US4392452A/en
Publication of JPS6258145B2 publication Critical patent/JPS6258145B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02474Sulfides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02477Selenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/0248Tellurides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 本発明は、活性ガス中での蒸着素子の製造方法
に関する。
周期律表でb b族(例えば、CdSや
CdTe等)の異種接合による撮像管用の光導電形
ターゲツトを通常の高真空蒸着法によつて製作す
ると、他の広く知られた製法、例えば、気相反応
法やスパツタリング法等によつて製作したターゲ
ツト膜に比して膜面の均一性、粒状性、量産性等
の点では勝れている。しかし、暗電流特性や解像
度特性、残像、焼付等の特性では著しく劣つてい
る。この原因について、まず、結晶学的の見地か
ら述べる。
(1) 高真空蒸着法によつて作つたターゲツトは
個々の結晶の大きさ(以下、grain sizeを表わ
すG.S.と略記)が高々300Å以下の微結晶が堆
積した構造になつている。このためにターゲツ
ト膜内に数多くの結晶粒界(以下、Grain
Boundaryの意のG.S.と略記)が介在して信号
電荷の移動を妨げる。このため、残像、焼付を
発生しやすい。
(2) G.B.に半導体化合物になつていない偏析し
た構成原子(例えば、CdTeならばTe原子、
CdsならばCd原子)が介在する(以下、これ
を析出物という)。これらの析出物は金属又は
半金属なので、膜の内部を電気的に短絡させ膜
面に垂直な方向(以下膜厚向)及び膜面に沿つ
た方向(以下膜面方向)の電気抵抗を著しく低
下させる。このため解像度特性や暗電流特性が
著しく損われる。
(3) (2)項で述べ析出物は結晶の成長を著しく妨
げ、結果として(1)項で述べたG.B.を小さく
し、G.B.の数を増大させる。
従来は、上述の欠点を補うものとして、 (イ) 蒸着時に下地温度を上げる。
(ロ) 蒸着後に真空中又は不活性ガス中で再結晶化
を図つてG.S.を大きくする。
(ハ) 製作後、気密にした石英アンプル等にターゲ
ツト膜とターゲツトを作る半導体化合物の構成
元素の一方又は両方よりなる粉末を入れ、高温
に加熱すると、通常はかかる粉末の方がターゲ
ツト膜より飽和蒸気圧が高いので、ターゲツト
膜の内部に気体状態で入つて析出物と反応して
半導体化合物に変えることできる。
(ニ) ターゲツト膜を酸素雰囲気中又は大気中等で
加熱し析出物を酸化物に変えることによつて膜
の内部が短絡するのを防ぐ。
等の方法がとられた。
これらの方法に見られる共通の欠点として、タ
ーゲツトの製作工程が複雑になることがあげられ
る。その他、上項(イ)及び(ロ)では、膜面とガラス基
板の膨張係数の差が原因して膜はがれを生じやす
い。このため、あまり温度を上昇させることがで
きず、再結晶によるG.B.の増加はほとんど期待
できない。
(ハ)及び(ニ)の方法については、膜内の表面から深
い場所にある析出物を完全に半導体化合物に変え
ること困難であること、およびむらや膜はがれを
生じすいという欠点がある。
従来の高真空蒸着方法によるb b族化合
物膜には結晶学的にみてもこのような欠点があつ
た。この他、この方法でpn接合形の光導電ター
ゲツトを作る際、pn接合のエネルギー準位から
考えると次のような重大な欠点があつた。それを
以下に述べていく。
ターゲツト膜のpn接合のエネルギー準位から
みた光導電ターゲツトとして望ましい接合と、望
ましくない接合を第1図a,b,cに示す。第1
図aは光導電ターゲツトとして望ましいpn接合
のエネルギー準位図を示し、第1図b及びcは望
ましくないpn接合のエネルギー準位図を示す。
まず、第1図aを説明する。ここでは簡単のた
め伝導帯1と充満帯2の差、いわゆる禁止帯の幅
は蒸着材料によらず同じとして示した。第1図a
でフエルミレベル3が伝導帯1と充満帯2の中間
になる点、すなわち真性半導体、いわゆるi領域
4の左側は高真空蒸着し時にp形半導体になる材
料で作られているものとする。具体的には
CdTe,ZnTe及びこれらの固溶体(以下p材料と
いう)で作られた膜のエネルギー準位に相当して
いる。同じ様にしてi領域4の右側はn形半導体
になる材料で作られているものとする。具体的に
は、CdS,CdSe,ZnS,ZnSe及びこれらの固溶
体(以下n材料という)で作られた膜のエネルギ
ー準位に相当するものとする。
第1図aでは、i領域4の左側のp形半導体で
ある部分のp領域5が広く、その最左端はp+
域6の極性を示す半導体になつている。ここで
p+というのはフエルミレベル3が充満帯2の近
傍に位置している状態をいう。i領域4の右側で
はn形半導体である部分のn領域7が広く、最右
端はn+の極性を示す狭いn+領域8につながつて
いる。n+というのはフエルミレベル3が伝導体
1の近傍にあつて強いn形の極性を示す状態をい
う。すなわち、第1図aでは、幅広いp―i―n
極性を示す領域(通常1μm〜10μm)があつ
て、その両端を狭いp+領域とn+領域で挾んだ構
造となつている。以下ではこの構造をp+―p―
i―n+と記す。
上述の広い幅のp―i―n領域を形成するに
は、p領域及びn領域ともできるだけフエルミレ
ベルがi領域に近くなつていなければならない。
結晶学的にいえば欠陥を可及的に少なくしなけれ
ばなならい。
光導電ターゲツトはp+側へ負極性の電圧を印
加し、n+側へ正極性の電圧を印加し使用する
が、通常、n+はホールブロツク、従つて、電子
注入形の構造になり、p+は電子ブロツク、従つ
て、ホール注入形の構造になる。このため、この
状態では印加電圧を増加させても両端から電子又
はホールの注入がなく暗電流が非常に少ない。も
し、この部分の極性が信号電極との接触電位差や
残留ガスなどの汚染により、第1図bのように逆
転していると(すなわち、n+―p―i―n―p+
となつていると)、左側から電子が、右側からホ
ールの膜内への注入が生じ暗電流が著しく増加す
る。
また、第1図cのようにp+及びn+の領域が幅
広く、p―i―n領域が狭い場合には、暗電流そ
のものは少ない。しかし、p+やn+領域はp―i
―n領域へ電界をかけるための電極になり、光励
起電荷を補集する電界はかかつていない。このた
めp+n+の領域の幅が広いと、光の光学的吸収に
よる損失が大きくなる。すなわち、光に感じる部
分の狭いp―i―n領域に到達する光量が少なく
なり、かつ、p―i―n領域の幅が狭いので(す
なわち薄いので)p―i―n領域に到達し光が素
通りし、p+やn+の領域で吸収されて消滅する。
これらの理由により全体として光電変換損失が著
しい。従つて、第1図aに示す場合が最も望まし
い構造ということになる。そして、ここまでに述
べた事柄はすべて公知の事実である。
これらの例で判るようにb b族化合物を
用いた良い光導電ターゲツトを得るには、任意の
場所(膜構造でいえば膜の表面から深さ方向に望
む位置)に任意の膜厚みで、半導体の極性を自由
に変えた膜を蒸着する技術が必要となる。
しかし、従来のb b化合物のpn材料の
高真空蒸着法には、このような技術がなく、b
b族化合物の蒸着膜自体がp+かn+(蒸着材
料がp材料であればp+,n材料であればn+)のい
ずれかの極性になつてしまい、第1図cのような
接合が形成される傾向にあつた。また、仮に熱処
理によつてp+やn+の膜をpやnの極性の膜に変
えることができたとしても、これらの膜の極く狭
い領域の表面に薄くp+又はn+領域を形成するこ
とは容易ではなかつた。例えば、イオン注入法に
よつて蒸着の都度、あるいは蒸着の各段階で適当
な不純物を注入することによつてpをp+に変え
ることは、たとえ可能であつても、工程の複雑さ
を考えると非現実的である。
従つて、どうしてもb b族化合物の蒸着
膜の膜形成の時点でp+,p,n,n+等の極性を
任意の厚みで自由に制御できることが要求され
る。
本発明の目的は、こうした従来の欠点をすべて
除去し、活性ガス中でのp材料、n材料の蒸着方
法を提案することにある。
本発明は、かかる目的を達成するために、真空
容器内に水素ガス、酸素ガスおよび窒素ガスのい
ずれかのガスを圧力1Torr以下で導入する第1の
工程と、加速電圧500〜3000Vで加速され、かつ
0.01〜1mAの電流値を有する高速電子ビームを前
記ガスに射突せしめることにより前記導入ガスの
少なくとも5%を活性ガスに変換する第2の工程
と、前記高速電子ビームを遮断する第3の工程
と、前記真空容器内のガスの一部を該容器外に排
気することにより、前記活性ガスを含む導入ガス
の圧力を1×10-3Torr以下に変換する第4の工
程と、前記真空容器内の前記活性ガスを含む導入
ガスの雰囲気中において、半導体特性を示す化合
物または固溶体の膜を蒸着させる第5の工程とを
含むことを特徴とするものである。
ここで、半導体特性を示す化合物または固溶体
を、周期律表でbとbの異種結合とするのが
好適であり、更に、かかるb族とb族の異種
結合をCdS,CdSe,ZnSe,ZnS,ZnTe,CdTe
およびこれらの固溶体のいずれかとするのが好適
である。
本発明による蒸着素子の製造方法を実施するた
めの装置としては、ガラス又はセラミツクス製の
第1の円筒の両縁に該円筒よりも径の大きい第2
の円筒を接合し、該第2の円筒のいずれか一方の
端部に蒸着基板を設ける蒸着台を配置し、前記第
1の円筒および前記第2の円筒を含めた外表面に
炭素膜を被着し、前記第2の円筒にそれぞれ導線
を巻回し、該導線を介して電流を流し、前記炭素
膜を加熱することにより、前記第1の円筒と第2
の円筒の径の相違にもとづいて、該第1の円筒と
第2の円筒の内部に温度勾配を発生させるように
したホツトウオールを設けるが好適である。
なお、上述の蒸着素子製造装置において、第1
の円筒と第2の円筒を含めた内表面に炭素膜を被
着することにより、前記第1の円筒と第2の円筒
の内表面の帯電を防止するようにすることもでき
る。
更にまた、上述した本発明方法を実施するため
の蒸着装置においては、ロータリポンプを排気箱
内に収容し、この排気箱の下部に小穴を設け排気
箱の上端を排気ダクトに接続し、前記排気ダクト
の先端を苛性ソーダ液を充満した浄化瓶の中の液
面下につけ、該浄化化瓶全体をベンチレータによ
りダクトを介し吸引させることにより、前記ロー
タリポンプから排出する有毒ガスを苛性ソーダ液
に吸引させるようにして排気装置を構成するのが
好適である。
以下に、図面を参照して本発明を詳細に説明す
る。
第2図は本発明方法を実施してターゲツト製作
を行なうための蒸着装置の詳細な構造の一例を示
す。第2図において、11は石英又はパイレツク
ス或いはセラミツクスで作られたホツトウオール
を示している。このホツトウオール11の上部に
はステンレス等で作つた基板ホルダ12を載置す
る。基板ホルダ12内にはガラス基板13が挿入
されている。ガラス基板13の表面には信号電流
を取り出すための導電性透明電極14が被着され
ている。ホツトウオール11の外壁には、慣例の
ように発熱用の炭素膜15を被着し、それに加え
て、本発明ではホツトウオール11の内壁に帯電
防止用の炭素膜16を被着してホツトウオール1
1の帯電を防止することにより蒸着の均一化を図
り、蒸着素子の一層の品質向上を目指す。なお、
透明電極14の一端、ホツトウオール11の内壁
および外壁の炭素膜16および15の一端はそれ
ぞれ電気的に接地しておくものとする。
パイレツクス等で作つたホツトウオール11の
外壁および内壁に被着した炭素膜15および16
は次のようにして形成することができる。
一例として、厚さ0.8mm程度の石英又はパイレ
ツクスガラス或いはセラミツクス等の内外壁(そ
の内径は、たとえば直径40mm)をサンドブラスト
して粗面にし、その表面にグラフアイト溶液を塗
布する。(そのグラフアイトの厚さは、約0.05mm
〜0.5mm程度が良い。)その後、電気炉で1気圧の
窒素ガス(N2)を流しながら、温度400〜600℃で
焼成するとグラフアイト中の溶剤が蒸発し、炭素
膜が均一にガラスの内外壁に被着する。
この際、抵抗値が100Ω〜1KΩ位の炭素膜が形
成される。ホツトウオール11の円筒(その内径
はたとえば直径40mm)の両端、すなわち、上部及
び下部にはその円筒より内径が約10〜80%大きい
円筒17,18を接続し、その円筒の側壁に凹み
を設ける。この凹みに銅線19および20等を巻
回して炭素膜15と接続する。外壁の炭素膜15
は通電により発熱させたヒータとして用い、その
ための電力は外部電源21(交流でも可)より給
電するようにする。内壁の炭素膜16は帯電防止
用であり、前述のように接地しておく。なお、炭
素膜15,16を逆に配置して、内壁側をヒータ
に、外壁側を接地にそれぞれ供すると、内壁のヒ
ータの両端に加わる電界によつて後述のH+イオ
ンによる蒸着むらを作りやすい。このホツトウオ
ール11によれば、ガラス基板13を温度200〜
600℃位に加熱できる。その際に、基板13とホ
ツトウオール11の側壁との間には常に約10〜20
℃程度の温度差ができるようにし、基板13の温
度の方がホツトウオール11の側壁の温度よりは
常に低くなるようにする。上述の構造において、
炭素膜15,16の厚みが一様ならばホツトウオ
ール11の上端又は下端の部分は中央部の円筒部
より抵抗が低い。このため、常に中央部より基板
13の温度が10〜20℃程度低くなる。このような
温度差を付与することにより、蒸着に際し、ホツ
トウオール11の中央部の内壁16に入射して反
射した蒸気が温度の低い基板13の方へ移動する
ためターゲツト膜の成長速度が速くなり、作業性
が極めてよくなる。
ホツトウオール11の下方には熱電子を放射で
きるようにしたフイラメント22を配置する。そ
のフライメント22の一端は接地しておく。フイ
ラメント22とアルミニウムなどで製作した陽極
23との間には、真空容器24の外部から、500
〜3000Vの直流高圧電圧を外部電源25により印
加できるようにする。25′は電流計である。こ
の際、陽極23側を+に、フイラメント22側を
−にする。フイラメント22は外部電源26(交
流又は直流電源のいずれでも可)に接続し、加熱
によつて電子を放射できるようにしておく。陽極
23の下部には蒸着材料27と蒸着ヒータ28を
配置しておく。蒸着ヒータ28は加熱するための
直流または交流の外部電源29に接続されてい
る。ここで、フイラメント22より放射される高
速電子ビームが蒸着材料27からの蒸発蒸気に触
れないように陽極23およびフイラメント22の
位置関係を定めるとともに、必要に応じて両電極
22,23の少なくともいずれか一方の近傍に高
速電子ビームの一部を遮断する遮蔽板を設けるこ
とによつて、後述の活性ガス中で蒸着が容易に行
なえるようにする。上述した部分11〜28のう
ち各種の電源21,25,26,29以外の部分
11〜20,22,23,27,28は真空容器
24の内部に設置されている。真空容器24の下
部には真空計30を配置して、後述するように、
導入ガスの圧力を監視できるようにする。真空容
器24の下部にはガス導入弁31を設け、このガ
ス導入弁31を通して酸素や水素を導入できるよ
うにしておく。ベルジヤ24は主弁32を通して
油拡散ポンプ33に接続されている。油拡散ポン
プ33の排気孔は油回転ポンプ34に接続されて
いる。油拡散ポンプ33と油回転ポンプ34との
間には低真空計(例えばピラニゲージまたはサー
ミスタゲージ等)35を接続して、油拡散ポンプ
33の補助真空度をこの低真空計35によつて監
視できるようにして、後述のガス導入時の主弁3
2の調整に使う。油回転ポンプ34は全体をジユ
ラルミンまたは耐蝕アルミニウム製で作つた排気
箱36で包みこむ。排気箱36の下部には小形の
穴37(例えば直径10mmの穴を5〜6個)を開け
ておく。排気箱36の上端は排気ダクト38につ
なぐ。この排気ダクト38はガラス製の浄化瓶3
9に接続する。浄化瓶39の内部には苛性ソーダ
水40を入れ、排気ダクト38が苛性ソーダ水4
0の液面下に浸漬されるように接続する。また、
浄化瓶39の上部には第二の排気ダクト41を接
続し、換気扇42等で吸引して室外に排気する。
補助真空が10-1Torr以下で油回転ポンプ34か
らの排気ガスがほとんどないときでも換気扇42
によつて排気箱36に負圧をかけ、小穴37より
外気を吸引できるようにしておく。
次に、上述したような蒸着装置を用いて各種の
活性ガス中でのb b族化合物の蒸着を行な
う本発明方法を詳述する。
蒸着に先立ち、蒸着装置内で発熱する部分すな
わちホツトウオール11及び蒸発源27,28な
どを加熱し、ガスを充分にぬいておく。また、真
空容器24は主弁32を閉じた状態で少なくとも
10分以上にわたつて圧力1×10-5Torrを保つ程
度に大気の漏洩を少なくし、真空容器24からの
ガス放出が少なくなるように真空調整をしておく
ことが必要である。このことは、後述するよう
に、本発明による活性ガスの蒸着に際してガスの
純度が低下するのを防止するのに極めて重要な要
因となる。
1×10-6Torr以下の高真空にした真空容器2
4内へガス導入弁31を使つて1Torr以下の分圧
の水素(H2)ガスを導入する。そして、フイラメ
ント22を点火し陽極23へ向けて電子を流す。
その際の陽極23への印加電圧は500〜3000V程
度が適当である。また、通電電流は0.01〜1mA位
が適当である。特に、0.03mAが最適である。通
電時間は5〜30分間位が適当である。フイラメン
ト22より発生する電子は陽極23に到達する途
中でH2ガスと射突し、その際H2分子をH原子に
変える。H2がHにかわる割合は圧力および通電
時間などに依存し5〜50%位になる。
フイラメント22と陽極23との距離は、電子
と導入ガスの衝突を効率よく行なわせるためには
約10〜30cm位に定めることが望ましい。上述の方
法で作つたH原子(以下活性水素という)中で、
CdTe,ZnTeまたはこれらの固溶体であるp材料
を蒸着すると非常に結晶性のよい膜ができる。p
材料では析出物はTeである。蒸着膜の形成時に
活性水素を使うと析出物Teは活性水素と強く反
応し、水素化合物H2Teなどに変わる。この水素
化合物は飽和蒸気圧が極めて高いのですぐ気化し
て膜内をとび出し、真空容器24中に蒸発する。
従つて、このような方法で作つたp材料の蒸着膜
には通常の高真空蒸着の場合と比べてTeの原子
の析出物が全くない。このため、結晶成長が促進
されてG.S.が非常に大きくなる。p材料の場合に
はほぼ膜厚と同程度の大きさのG.S.になる。ま
た、結晶軸<111>が基板に対してほぼ垂直にな
らんで配列する。
第3図a,bには、CdTeの場合について、そ
れぞれ従来方式と本発明方式によるターゲツト膜
の構造の相違を示した。ここで50はCdTe結晶、
51はG.B.、52は析出物(Te)である。
第3図aではCdTe結晶50のG.S.も小さくG.
B.の析出物52も多いが、第3図bでは膜厚方向
にG.B.51はなく、CdTe結晶50のG.S.も大き
く結晶の方位も揃つている。本発明による方法で
作つたp材料の膜はフエルミレベルが禁止帯のほ
ぼ中央に近いp形の膜になり、膜中の欠陥、特に
G.B.や析出物が非常に少ない。このため、第1
図aのp極性で示した部分の膜としては最も適し
た膜である。なお、ほとんどの場合、膜厚方向の
移動度は単結晶の場合と同じ程度になり残像焼き
付き等の発生はない。
上述した活性水素を発生するには種々の方法が
ある。蒸着に先立ち、まず、導入ガスの分圧を1
〜10-3Torr程度にし、10分間ほど高速ビームを
流すと大量の活性水素が発生する。この際には主
弁32を閉めたまま行なう。そして、真空容器2
4に活性水素が充満した後、高速ビームをとめ主
弁32を少し開き真空容器24内の真空度を1×
10-3〜5×10-4Torr程度にする。次いでホツトウ
オール11を加熱して、基板13の温度を室温か
ら350℃位の間でp材料を蒸着してもよい。
また、フイラメント22と陽極23を真空容器
24の外部の別の真空容器内に設けて上述の方法
で活性水素を発生させ、蒸着時にガス導入弁31
などを通して活性水素を導入してもよい。これら
の方法は後述のように蒸発源27,28の蒸気が
高速ビームでイオン化されない利点はある。しか
し、活性水素は相互に衝突したり金属に触れると
直ちに通常の水素に戻るので、操作法やガス導入
弁31の材質に注意を払う必要がある。
また、蒸着時、すなわち、膜の形成時に1×
10-3Torr以下の圧力のH2ガスを導入し、高速ビ
ームを流しながら連続的に常時活性水素を発生さ
せ、主弁32の角度を調整して活性水素を含んだ
水素の圧力を1×10-3Torr以下にして蒸着する
こともできる。このように連続して活性水素を発
生させる場合には蒸発源27,28の蒸発蒸気が
高速電子ビームによりイオン化してターゲツト膜
にむらを作りやすい傾向がある。そこで、陽極2
3の位置を蒸発源27,28からp材料が飛んで
こない位置に設置して活性水素を発生させた方が
よい。なお、活性ガスHを高速ビームで発生させ
る際、H+イオンができこれが透明電極14に付
着する。従つて、透明電極14を接地していない
と帯電してむらを作り易い。このため上述したよ
うに透明電極14およびホツトウオール11の外
壁および内壁の炭素膜15および16を接地して
おくことが望ましい。
上述のように蒸着材料および導入ガスのイオン
化は、ターゲツト膜にむらを作りやすくするので
良好な蒸着を行う上で極めて有害である。本発明
は、このようなイオン化を極力少なくするととも
に、導入ガスを効率よく活性化、すなわち原子化
し、このガス中で蒸着を行うことによつて良好な
蒸着を可能ならしめるようにしたものである。
本発明では、上述したいずれの方法を用いて活
性水素を発生させるにしても、蒸着時の活性水素
を含んだ水素ガスの分圧が1×10-3〜5×
10-4TorrのものをハードH法と云い、5×
10-4Torr以下のものをソフトH法ということに
する。また、前述の操作で主弁32を閉めるかほ
とんど閉め加減にし、かつ排気速度を可及的小さ
くして蒸着するのは、活性水素ガスが油拡散ポン
プ33で排気されるのを防ぐため、および活性水
素ガスによつて発生する有毒なH2Teガスのほ
か、後述のH2Se,H2Sガスが油拡散ポンプ33を
通して油回転ポンプ34側に排出するのを極力防
ぐためである。主弁32の閉め加減は油拡散ポン
プ33と油回転ポンプ34との間に配置した低真
空計35で補助真空度を監視しながら行なうのが
好都合である。かかる補助真空度は、通常は、
0.01〜0.05Torrにする。
なお、H2Te,H2Se,H2Sが油回転ポンプ34
から排出されても、そのこと自体は以下の理由に
より安全である。すなわち、油回転ポンプ34の
外側を覆うように大気圧より負圧をかけた排気箱
36を設けてある。そしてこの排気箱36の上部
は排気ダクト38を通じて浄化瓶39に接続され
ている。
この有毒ガスは浄化瓶39の中の苛性ソーダ4
0に吸収されて外に排出されることはない。この
ため作業上極めて安全である。
なお、第2図の装置では、排気箱36の下壁に
小穴37をあけておくが、このようにしないと、
活性水素ガスの発生量が極めて微量なので排気箱
36に強い負圧をかけても浄化瓶39内に気体の
流れはほとんど生じない。このため、浄化作用が
うまく行なわれない。従つて、小穴37をあけて
小穴37から外気を吸引させておくことが必要に
なる。
以上本発明のソフトH法およびハードH法によ
るp材料の蒸着法について述べてきたが、前述の
活性水素中での蒸着法で導入するガスを水素ガス
に代えて酸素ガスすなわちO2にすると、O2が高
速電子ビームによりO原子、すなわち活性酸素に
変わる。このような活性酸素中での本発明蒸着方
法について以下述べる。なお、この場合にも蒸着
時の活性酸素を含んだガスの圧力が5×
10-4Torr以上のものをハードO法、5×
10-4Torr以下のものをソフトO法ということに
する。
活性酸素中におけるn材料、すなわち、CdS,
CdSe,ZnSe,ZnSまたはこれらの固溶体の蒸着
について述べる。これらの膜における析出物はほ
とんどCdやZnである。活性酸素はこれらのCdや
Znと強く反応してCdOやZnOに変わる。すなわ
ち、膜内を短絡させていた金属状態のCdやZn原
子が金属より抵抗の高い半導体化合物CdOやZnO
に変わる。このためn材料の膜のフエルミレベル
が禁止帯の中央に近ずいたn形の半導体膜に変わ
る。すなわち、第1図aに示される部分の膜のよ
うな極性をもつようになる。この際、CdO,ZnO
は活性水素の場合と異なり揮発性ではなくG.B.
にそのまま残る。このためp材料に見られたよう
な顕著なG.S.の成長はない。なお、この活性酸素
中での蒸着において有毒ガスは発生しない。しか
し、主弁32を閉じて油拡散ポンプ33のオイル
が活性ガスで酸化するのを極力防ぐ必要がある。
以上は活性水素中でのp材料に対する効果、活
性酸素中でのn材料に対する効果について述べて
きたが、次に、p材料に対する活性酸素中での効
果について説明する。
p材料では、析出物としてはTeの原子が主
で、CdやZnの析出物はほとんどない。しかし、
活性酸素は結晶内にあるCd,Znを選択的に酸化
させる効果があるため、結晶内にCd,Znの空孔
をつくる。このため、p材料の極性を強いp極
性、すなわち、p+に変える作用がある。その程
度はソフトOよりもハードOの方が強い。逆にn
材料を活性水素中で蒸着すると、n材料の半導体
化合物の結晶中にあるSe,S等の原子を水素化
合物に変え結晶内にSeやSの空孔を作る作用が
ある。このためn+の極性の半導体膜を作ること
ができる。
以上で、活性水素または活性酸素中でのn材料
およびp材料の蒸着方法および膜の極性の制御方
法について述べたが、以下ではこの性質を利用し
た第1図aのような光導電ターゲツトを作る場合
について述べていく。
蒸着順序は透明電極の表面にn+→n→i→p
→p+の順に膜を形成させ、通常の低速走査用の
ターゲツト(以下LPターゲツト)を作る場合に
ついて述べる。
この蒸着では下限温度を250℃程度となし、n
材料としてCdSe,CdS,ZnS,ZnSeおよびこれ
らの固溶体を用い、p材料としてCdTe,ZnTeま
たはこれらの固溶体を用いるのが好適である。こ
こではn材料としてCdSを、p材料としてCdTe
を用いた例について述べる。n+はCdSをソフトH
法で蒸着するのがよい。ソフトH法の後、ソフト
O法でCdSを用いてn層をで蒸着する際には、い
つたん蒸着をやめ、主弁32をあけ真空容器24
内の残留ガスを1×10-6Torr以下の高真空にし
て再び酸素ガスを導入して蒸着することが必要で
ある。
以上の方法で作つたn+−n膜に引き続いて
CdTeをソフトH法で蒸着すると、p層ができ
て、さらにnとpの間にi層が形成される。さら
に、ソフトO法でCdTeを蒸着すると、p+の極性
をもつた膜を形成できる。なお、このp+膜を形
成するにあたり、最初にソフトO法で蒸着を行な
い、次第にハードO法に移るようにすると、pと
p+領域のエネルギーレベルの変化がゆるやかに
変化するような構造をもたせることができる。
負極性の高速度ビーム走査用ターゲツトでは信
号電極側が負に、ビーム走査側が正に電圧を印加
するため、通常のLPターゲツトと比べてpnの極
性が逆極性になる。この種のターゲツト(以下、
HNターゲツトという)はLPターゲツトと逆の手
順で蒸着すればよい。すなわち、透明電極→
CdTe(ソフトO法)→CdTe(ソフトH法)→
CdS(ソフトO法)→CdS(ソフトH法)の順に
蒸着すればよい。
以上では活性水素、活性酸素の場合を例にとつ
て本発明を説明してきたが、導入ガスを窒素
(N2)となし、この導入ガスを活性ガスに変換し
(すなわちN)、これを含んだ雰囲気中において真
空度1×10-3Torr以下でn材料(すなわちCdS,
CdSe,ZnS,ZnSeおよびこれらの固溶体)を蒸
着すると活性酸素中でのn材料の蒸着の場合とほ
ぼ同じ効果を示し、極めて良好なn形の半導体膜
を得ることができる。
以上に述べたところから明らかなように、本発
明によれば、活性酸素および活性水素の雰囲気中
で蒸着することによりPおよびn材料のフエルミ
レベル、すなわち、p,p+,n,n+等の極性を
自由に蒸着時に制御でき、任意の膜厚みで任意の
場所に半導体特性を示す化合物または固溶体の膜
を形成することができる。その結果、通常の高真
空蒸着法で形成した蒸着膜よりターゲツト膜の結
晶性がよく、欠陥も少なく、エネルギー準位的に
も理想的な構造をもつたP+→p→i→n→n+
造の膜を容易に製作でき、暗電流が少なく、解像
度特性がよく、残像や焼き付きの全くないターゲ
ツトが得られる。また、蒸着手順をp+→p→i
→n→n+のようにしたり、あるいはこれと逆に
n+→n→i→p→p+のようにすることも自由に
できる。すなわち、LP,HN両方のターゲツトを
非常に簡単に製作できる。
また、本発明では製造工程が極めて簡単で蒸着
後の熱処理等を全く要しないため、良品の歩留り
が大変よい。しかもまた、本発明では、通常の高
真空蒸着法のもつ良さ、すなわち、大量生産向き
でかつ膜面の粒状性がなく均一性がよいという特
長はそのまま有している。
更にまた、本発明では、小穴をあけた排気箱と
苛性ソーダを入れた浄化瓶とを排気ダクトでつな
ぎ、換気扇で負圧をかけることにより、有毒な、
H2S,H2Se,H2Te等のガスを無害化して排出
し、以て作業者の安全性を確保するうえでも役立
つ。
更に加えて、本発明によれば、これらの活性ガ
ス中の蒸着に際して、第2図に示したような炭素
被膜を被着させたホツトウオールを用いると発熱
体である炭素被膜と活性水素、活性酸素の反応は
金属ヒーターに比して極めて少ないので、ヒータ
の寿命が非常に長くなる。通常、金属ヒータは1
週間位の寿命であるのに対し、本発明においては
ヒータは半年以上の長寿命を実現できる。また、
本発明で用いるホツトウオールは、基板がホツト
ウオールの中心から偏心して設置されていても温
度むらは非常に少なくなる利点がある。例えば、
±5mm位置がずれても1℃以内の温度差におさま
る。また、金属ヒータを使うと活性ガスとの反応
のため寿命が短かいことの他に、絶縁物をヒータ
の内または外に露出させざるを得ず、帯電による
蒸着むらを起こしやすい。これに対し本発明によ
るホツトウオールは帯電が問題となるような部分
はホツトウオールの上端の縁以外には全くなく、
実質的に蒸着むらの原因にはならない。また、円
筒の直径を変えることにより、炭素膜の厚みが一
定でもガラス基板と円筒の中央部との温度差を簡
単に変えることができる。
なお、以上では本発明により製造する蒸着素子
の用途として、p+→p→i→n→n+構造のター
ゲツトの例しか述べなかつたが、本発明はこれに
限らず種々の用途を有し、例えば、pnpやnpnの
フオトトランジスタデバイス、TFT、太陽電池
などの各種デバイスの製作へ有効に応用できる。
【図面の簡単な説明】
第1図a,b,cは各種光導電ターゲツトのエ
ネルギー準位図、第2図は本発明方法を実施する
ための蒸着装置の構造の一実施例を示す線図、第
3図aおよびbはそれぞれ従来および本発明によ
る蒸着膜の構造の説明図である。 1……伝導帯、2……充満帯、3……フエルミ
レベル、4……i領域、5……P領域、6……
p+領域、7……n領域、8……n+領域、11…
…ホツトウオール、12……基板ホルダ、13…
…ガラス基板、14……透明電極、15,16…
…炭素膜、17,18……円筒、19,20……
銅線、21,26,29……電源、22……フイ
ラメント、23……陽極、24……真空容器、2
5……直流高圧電源、25′……電流計、27…
…蒸着材料、28……蒸着ヒータ、30……真空
計、31……ガス導入弁、32……主弁、33…
…油拡散ポンプ、34……油回転ポンプ、35…
…低真空計、36……排気箱、37……小穴、3
8,41……排気ダクト、39……浄化瓶、42
……換気扇、50……CdTe結晶、51……粒界
(G.B.)、52……析出物(Te)。

Claims (1)

  1. 【特許請求の範囲】 1 真空容器内に水素ガス、酸素ガスおよび窒素
    ガスのいずれかのガスを圧力1Torr以下で導入す
    る第1の工程と、 加速電圧500〜3000Vで加速され、かつ0.01〜
    1mAの電流値を有する高速電子ビームを前記ガ
    スに射突せしめることにより前記導入ガスの少な
    くとも5%を活性ガスに変換する第2の工程と、 前記高速電子ビームを遮断する第3の工程と、 前記真空容器内のガスの一部を該容器外に排気
    することにより、前記活性ガスを含む導入ガスの
    圧力を1×10-3Torr以下に変換する第4の工程
    と、 前記真空容器内の前記活性ガスを含む導入ガス
    の雰囲気中において、半導体特性を示す化合物ま
    たは固溶体の膜を蒸着させる第5の工程と を含むことを特徴とする蒸着素子の製造方法。 2 前記半導体特性を示す化合物または固溶体
    を、周期律表でb族とb族の異種結合とした
    ことを特徴とする特許請求範囲第1項記載の蒸着
    素子の製造方法。 3 前記b族とb族の異種結合をCdS,
    CdSe,ZnSe,ZnS,ZnTe,CdTeおよびこれら
    の固溶体のいずれかとしたことを特徴とする特許
    請求範囲第1項または第2項に記載の蒸着素子の
    製造方法。 4 前記蒸着させる膜をCdTe,ZnTeおよびこれ
    らの固溶体のいずれかとし、前記活性ガスを含む
    導入ガスを水素ガスとすることにより、フエルミ
    レベルが禁止帯の中央に近いp形の半導体特性を
    示す膜を形成するようにしたことを特徴とする特
    許請求範囲第1項ないし第3項のいずれかに記載
    の蒸着素子の製造方法。 5 前記蒸着させる膜をCdTe,ZnTeおよびこれ
    らの固溶体のいずれかとし、前記活性ガスを含む
    導入ガスを酸素ガスとすることにより、フエルミ
    レベルを充満帯に近づけたp+形の半導体特性を
    示す膜を形成するようにしたことを特徴とする特
    許請求範囲第1項ないし第3項のいずれかに記載
    の蒸着素子の製造方法。 6 前記蒸着させる膜をCdS,CdSe,ZnS,
    ZnSe,およびこれらの固溶体のいずれかとし、
    前記活性ガスを含む導入ガスを酸素ガスまたは窒
    素ガスとすることにより、フエルミレベルが禁止
    帯の中央に近いn形の半導体特性を示す膜を形成
    するようにしたこを特徴とする特許請求範囲第1
    項ないし第3項のいずれかに記載の蒸着素子の製
    造方法。 7 前記蒸着させる膜をCdS,CdSe,ZnS,
    ZnSe,およびこれらの固溶体のいずれかとし、
    前記活性ガスを含む導入ガスを水素ガスとするこ
    とにより、フエルミレベルが伝導帯に近いn+
    の半導体特性を示す膜を形成するようにしたこを
    特徴とする特許請求範囲第1項ないし第3項のい
    ずれかに記載の蒸着素子の製造方法。 8 前記半導体特性を示す膜を少なくともpから
    n、またはnからpの順序に蒸着したことを特徴
    とする特許請求範囲第1項ないし第7項のいずれ
    かに記載の蒸着素子の製造方法。 9 前記半導体特性を示す膜を少なくともpから
    nからp、またはnからpからnの順序に蒸着し
    たことを特徴とする特許請求範囲第1項ないし第
    7項のいずれかに記載の蒸着素子の製造方法。
JP16807679A 1979-12-26 1979-12-26 Preparation of metallized element Granted JPS5691437A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP16807679A JPS5691437A (en) 1979-12-26 1979-12-26 Preparation of metallized element
US06/213,016 US4352834A (en) 1979-12-26 1980-12-04 Method for fabricating a semiconductor device
DE8080107812T DE3071974D1 (en) 1979-12-26 1980-12-11 Method and apparatus for manufacturing a device by evaporation
EP80107812A EP0031918B1 (en) 1979-12-26 1980-12-11 Method and apparatus for manufacturing a device by evaporation
US06/372,389 US4392452A (en) 1979-12-26 1982-04-27 Evaporation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16807679A JPS5691437A (en) 1979-12-26 1979-12-26 Preparation of metallized element

Publications (2)

Publication Number Publication Date
JPS5691437A JPS5691437A (en) 1981-07-24
JPS6258145B2 true JPS6258145B2 (ja) 1987-12-04

Family

ID=15861389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16807679A Granted JPS5691437A (en) 1979-12-26 1979-12-26 Preparation of metallized element

Country Status (4)

Country Link
US (2) US4352834A (ja)
EP (1) EP0031918B1 (ja)
JP (1) JPS5691437A (ja)
DE (1) DE3071974D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652463A (en) * 1982-03-29 1987-03-24 Hughes Aircraft Process for depositing a conductive oxide layer
GB8324779D0 (en) * 1982-09-29 1983-10-19 Nat Res Dev Depositing film onto substrate
US4526132A (en) * 1982-11-24 1985-07-02 Konishiroku Photo Industry Co., Ltd. Evaporator
JPS6021382A (ja) * 1983-07-15 1985-02-02 Canon Inc プラズマcvd装置
US4828938A (en) * 1986-04-11 1989-05-09 Hughes Aircraft Company Method for depositing materials containing tellurium and product
JPS62264630A (ja) * 1986-05-13 1987-11-17 Matsushita Electric Ind Co Ltd 2−6族化合物半導体薄膜の製造装置及びそれを用いた2−6族化合物半導体薄膜の製造方法
US4933207A (en) * 1988-01-22 1990-06-12 Hughes Aircraft Company Laser and thermal assisted chemical vapor deposition of mercury containing compounds
US5330630A (en) * 1991-01-02 1994-07-19 Energy Conversion Devices, Inc. Switch with improved threshold voltage
JP2535092Y2 (ja) * 1991-08-30 1997-05-07 高周波熱錬株式会社 長尺材焼き入れ装置
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
WO1995034092A1 (en) * 1994-06-03 1995-12-14 Materials Research Corporation A method of nitridization of titanium thin films
CH690857A5 (de) * 1995-07-04 2001-02-15 Erich Bergmann Anlage zur plasmaunterstützten physikalischen Hochvakuumbedampfung von Werkstücken mit verschleissfesten Schichten und Verfahren zur Durchführung in dieser Anlage
US5871813A (en) * 1997-03-05 1999-02-16 Applied Materials, Inc. Apparatus and method for controlling process chamber pressure
US6365016B1 (en) * 1999-03-17 2002-04-02 General Electric Company Method and apparatus for arc plasma deposition with evaporation of reagents
US6426125B1 (en) * 1999-03-17 2002-07-30 General Electric Company Multilayer article and method of making by ARC plasma deposition
WO2009134041A2 (en) * 2008-04-29 2009-11-05 Sunic System. Ltd. Evaporator and vacuum deposition apparatus having the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE135216C (ja) * 1900-01-01
US3551312A (en) * 1968-05-20 1970-12-29 Bell Telephone Labor Inc Vacuum evaporation deposition of group iii-a metal nitrides
US3847114A (en) * 1971-06-09 1974-11-12 Ise Electronics Corp Apparatus for vapor deposition and ion implantation
US3980044A (en) * 1972-03-06 1976-09-14 Balzers Patent Und Beteiligungs Ag Apparatus for depositing thin coats by vaporization under the simultaneous action of an ionized gas
CH565869A5 (ja) * 1972-03-06 1975-08-29 Balzers Patent Beteilig Ag
US3974059A (en) * 1974-10-03 1976-08-10 Yoichi Murayama High vacuum ion plating device
JPS5263125A (en) * 1975-11-19 1977-05-25 Matsushita Electric Ind Co Ltd Ion plating method
JPS53112066A (en) * 1977-03-11 1978-09-30 Fujitsu Ltd Plasma treatment apparatus
US4207119A (en) * 1978-06-02 1980-06-10 Eastman Kodak Company Polycrystalline thin film CdS/CdTe photovoltaic cell
US4310614A (en) * 1979-03-19 1982-01-12 Xerox Corporation Method and apparatus for pretreating and depositing thin films on substrates

Also Published As

Publication number Publication date
EP0031918B1 (en) 1987-05-20
JPS5691437A (en) 1981-07-24
US4352834A (en) 1982-10-05
EP0031918A2 (en) 1981-07-15
US4392452A (en) 1983-07-12
DE3071974D1 (en) 1987-06-25
EP0031918A3 (en) 1982-07-14

Similar Documents

Publication Publication Date Title
JPS6258145B2 (ja)
US4117506A (en) Amorphous silicon photovoltaic device having an insulating layer
EP0445535A2 (en) Method of forming an oxide film
GB2138450A (en) A process for the production of a multicomponent amorphous silicon film for use in solar cells
US3531335A (en) Method of preparing films of controlled resistivity
US6388366B1 (en) Carbon nitride cold cathode
US5646474A (en) Boron nitride cold cathode
JPH0143449B2 (ja)
EP0104916B1 (en) Depositing a film onto a substrate including electron-beam evaporation
US4291318A (en) Amorphous silicon MIS device
US4266984A (en) Enhanced open circuit voltage in amorphous silicon photovoltaic devices
JPH04929B2 (ja)
JP3351679B2 (ja) 多結晶シリコン薄膜積層体の製造方法及びシリコン薄膜太陽電池
JP2002047559A (ja) Ito膜及びその成膜方法
GB2127439A (en) Vacuum depositing compound semi conductors in activated hydrogen
JP3061342B2 (ja) 透明導電膜および光電変換半導体装置の製造方法
JP4538577B2 (ja) 酸化亜鉛薄膜の成膜方法
JPH01308018A (ja) 半導体薄膜材料とその製造方法
JPS6346155B2 (ja)
JPS5832411A (ja) アモルフアスシリコンの製造方法
JPS5837247B2 (ja) アモルフアスシリコンの製造方法
JPS628409A (ja) 透明電導性金属酸化物膜の形成方法
JPS5895817A (ja) 半導体装置の製造方法
KR960011105B1 (ko) 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
JPS59147426A (ja) シリコン系半導体層の形成方法