JPS6254474A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （７）産業上の利用分野 この発明は二次元電子層を利用した高移動度の電界効果
トランジスタの改良に関する。より具体的には、Ａｌ工
ｎＡｓ　／　ＧａＩｎＡｓ電界効果トランジスタのゲー
ト電極の逆耐圧特性を高める改良に関する。

（イ）従来技術 ＧａＡｓを基板とする電界効果トランジスタ（ＭＥＳＦ
ＥＴ　）は既に実績がある。Ｓｉ基板の上に作られたＦ
ＥＴ　（接合型Ｆ　Ｅ　Ｔ、　ＭＯＳＦＥＴ　）　、ｌ
：りも、電子移動度が速いので、高速論理素子などに最
適である。

しかし、ＭＥＳ　ＦＥＴ　（Ｍｅｔａｌ　Ｓｅｍ１ｃｏ
ｎｄｕｃｔｏｒ　ｆ’１ｅｌｄｅｆｆｅｃｔ　ｔｒａｎ
ｓｉｓｔｏｒ）は、Ｓｉを基板とするＦＥＴと本質的な
動作が同一である。電子がキャリヤとなる場合は、チャ
ンネルがｎ型の半導体となっており、ｎ型不純物から電
子が供給される。

電子が走行するチャンネルにはｎ型不純物が存在し、こ
れを中和するように電子が等量分布している。不純物原
子による電子の散乱という問題がある。

キャリヤを増そうとすると、これを与える不純物のドー
ピング量も増さなくてはならない。このため不純物によ
るキャリヤの散乱断面積も増加する。

不純物散乱によって電子移動度が制御される、という開
運があったのである。これは、キャリヤである電子と、
これを供給するｎ型不純物が同一の領域（チャンネル）
に存在するというＦＥＴの構造である限り避ける事がで
きない。

ＧａＡｓではなく、混晶を使ったＭＥＳ　ＦＥＴ　　も
いくつか提案されている。本発明のＦＥＴに似た点があ
るので予め説明する。

ＨＩＤＥＯ０ＨＮＯｅｔ　ａｍ、　’　Ｄｏｕｂｌｅ　
ＨｅｔｅｒｏｓｔｒｕｃｔｕｒｅＧａ０．４７Ｉｎ０．
５３Ａｓ　ＭＥＳＦＥＴｓ　ｂｙ　ＭＢＥ　”　ＩＥＥ
Ｅ　ＥＬＥＣＴＲＯＮＤＥＶＩＣＥ　ＬＥＴＴＥＲ３，
ＶＯＬ、　ＥＤＬ−１，Ｎ０．３，Ａｕｇｕｓｔ１９８
０　ｐ、１５４−１５５ このＦＥＴの基板はＩｎＰで、これに格子整合するよう
に、ＡｄＩｎＡｓ　、　ＧａＩｎＡｓ　、、ＡｇＩｎＡ
ｓ　　が順に分子線エピタキシーによって成長しである
。上から順に書くと （ａ）ケート電１（ＡＡりショットキ接合（ｂ）　　　
Ａ、５ＩｎＡｓ　　（６００人）（ｃ）　　ＧａＩｎＡ
ｓ　（Ｇｅ　ドープ　１２５０人）（ｄ）　　　Ａ、５
１ｎＡｓ　　（１０００人）（ｅ）　　ＩｎＰ　（基板
、Ｆドープ、半絶縁性）のようであって、ソース、ドレ
イン電極は、（Ｃ）のＧａＩｎＡｓの上にＡｕＧｅ電極
として形成され、合金処理により、オーミックコンタク
トを得ている。

Ａｎ０．＜ｓ　Ｉ　ｎ０．５２ＡＥ３を単にＡｌＩｎＡ
ｓと：外き、Ｇａ０．４７Ｉｎ０．５１Ａｓを単にＧａ
　Ｉ　ｎＡｓと書く。これは、添字を付すのが面倒なた
めである。０．４８や０．久７という値はＩｎＰ基板と
格子整合するという条件から決まってしまい、バラメー
クではない。従って、略した表記法であっても、組成は
決まっているのである。本明細書に於て、以下も同様で
ある。

（ｂ）のＡｌＩｎＡｓはゲートのショットキバリヤの高
さを高めるために入れである。

活性層はＧｅドープＧａ　Ｉ　ｎＡｓである。ドレンソ
ース電極はこの層にオーミックコンタクトしている。

ショットキバリヤは（ｂ）の存在により、Ｑ、ｇｅＶに
なったとされている。（ｂ）のないものは、０．２ｅｖ
であった。

ＧａＩｎＡｓが上下から、ＡｌＩｎＡｓ層によって挾ま
れ　゛ているのでダブルへテロと名づけられている。ま
た、ドレイン・ソース間電圧が５ｖで、ゲート電圧Ｏｖ
の時の、相互コンダクタンスが５７ｍ５／ｍｙであった
とされる。極めてよい値である。

Ｓはシーメンスで、オームの逆数である。ｍｈ。

（モー）と書く事もある。両者は同一の単位である。ｍ
ｓはミリシーメンスである。１／１０００の単位である
。朋が分母にくるのは、ゲート、ソース、ドレインの幅
と、相互コンダクタンスが比例するＣ１１）で、ｌｙｍ
の幅あたりの相互コンダクタンスで評価する。実際にゲ
ート等の幅が１間あるというわけではない。

このような単位はＭＯＳ　ＦＥＴ　、　ＭＥＳ　ＦＥＴ
の評価のために、広く一般的に使用されている。

このＭＥＳ　ＦＥＴで（ｄ）　ＡｇＩｎＡｓは、単なる
パ”７７７層であって、ＩｎＰ基板と活性層Ｇａ　Ｉ　
ｎＡｓ　　とを遮断しているにすぎない。

Ｇａ　Ｉ　ｎＡｓにチャンネルが形成されており、不純
物ＧｅがここシＣ多数ドープされている。電子は不純物
散乱を受ける。電子移動度は、不純物の存在により制限
される。このような従来のＭＥＳ　ＥＦＴと同じ難点が
あった。電子移動度は４０００ｄ、／ｖｓｅｃ　程度で
ある。

このようなものでなく、不純物のないチャンネルの中を
電子が走行する、という形にすれば、より高速性が得ら
れるはずである。

このような電界効果トランジスタとして、Ａ３ＧａＡｓ
　／　ＧａＡｓ 選択ドープ構造電界効果トランジスタが作られた。

ＧａＡｓはノンドープであり、この上にＳｉをドーフシ
たＡ４ＧａＡｓ層を分子線エピタキシャル法ＭＢＨによ
って成長させる。Ｓｉはｎ型不純物で、電子を供出する
。しかし、この電子の一部はＡｌＧａＡｓ層にとどまら
ず、ＧａＡｓ層に入る。

これは、ＡｌＧａＡｓのバンドギャップの方が、ＧａＡ
ｓのバンドギャップより大きい事と、　ＡｌＧａＡｓよ
りもＧａＡｓの電子親和力（ｅｌｅｃｔｉｏｎ　ａｆ’
ｆｉｎｉｔｙ　）　　が大きい事による。

ＧａＡｓ層には電子が二次元的に存在する逆転層ができ
る。厚さ方向に分布を持たないので「二次元」という。

高密度に電子が存在するので、二次元電子ガスという事
もある。界面より離れないの＋ は、Ａ３ＧａＡｓ層のＳｉ　　イオンからのクーロン力
によって束縛されているためである。

このクーロン力は面に対して、実効的に垂直にしか働か
ないので、電子の二次元運動の妨げにはならない。つま
り、Ｓｉ＋イオンは、電子移動度を下げる要因にはなら
ない。

このように、キャリヤと、キャリヤを与える不純物とを
切り離したＦＥＴの構造をＭｏｄｕｌａｔｉｏｎ　−Ｄ
ｏｐｅｄ　Ｆｉｅｌｄ　Ｅｆ’ｆｅｃｔ　Ｔｒａｎｓｉ
ｓｔｏｒとイイＭＯＤＦＥＴと略記される。

二次元電子ガス（ｔｗｏ　ｄｉｍｅｎｓｉｏｎａｌ　ｅ
ｌｅｃｔｒｏｎ　ｇａｓ　）は単に２ＤＥＣと略記する
事もある。

特公昭５９−５８７１４、及びＪａｐａｎｅｓｅ　Ｊｏ
ｕｒｎａｌ　ｏｆＡｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　、
　ｖｏｌ、１ｇ　、　Ｌ　２２５頁（１９８０）には、
このようなＭＯＤ　ＦＥＴをいくつか提案している。

（１）　　Ａ、／ＧａＡｓ　／　ＧａＡｓ（２）　　Ａ
３ＧａＡｓ　／　Ｇｅ （３）　　ＣｄＴｅ　／　Ｉｎ５ｂ （４）　　ＧａＳｂ　／　ＩｎＡｓ 、（１）は既に述べたものである。（２）〜（４）は新
しい提案である。しかし、未だ成功を収めていない。

ＡｇＧａＡｓ　／　ＧａＡｓのＭＯＤ　ＦＥＴより新し
く　ＡｌＩＡｓ／ＧａＩｎＡｓのＭＯＤ　ＦＥＴが提案
されている。ここでＡｌＸｎＡｓ　　というのは前記の
ＧａＡｓの上のＡ、５ＧａＡｓと同じではない０ ＧａＡｓとＡ、５Ａｓとは格子定数が似ているので、多
くの範囲で格子整する混晶をＧａＡｓ基板の上にエピタ
キシャル成長させることができる。

しかし、今回の発明の基礎となるＡＩＩ　ｎＡｓ／Ｇａ
　Ｉ　ｎＡｓは基板がＩｎＰであって、ＧａＡｓではな
い。

ＩｎＰの格子定数と、ＡｌＡｓ　、　ＧａＡｓ　、　ｆ
ｎＡｓ　　の格子定数とは異なる。ＩｎＰの上に格子定
数の同じ混晶を成長させるという条件がある。先に述べ
たダブルへテロＭＥＳ　ＦＥＴの場合と同じようにＡＩ
Ｑ、４ｇ　Ｉｎ０．５２人Ｓ１ている。

Ａ３ＧａＡｓ　／ＧａＡｓの場合ＡｇＧａＡｓの混晶比
は特定されない。

しかし、本発明のように、ＩｎＰ基板上にＡ４ＩｎＡｓ
／Ｇａ　Ｉ　ｎＡｓ　　のエピタキシャル成長層を設け
る場合、組成は上記のように一意的に決定される。

：　　しかし、簡単のためＡｌ１ｎＡｓ或はＧａ　Ｉ　
ｎＡｓと略記する。これは一般的な慣習である。

ＡｌＩｎＡｓ／ＧａＩｎＡｓの電界効果トランジスタに
ついては、 Ｃ，Ｙ、ＣＨＥＮ　ｅｔ　ａｌ、％Ｄｅｐｌｅｔｉｏｎ
　Ｍｏｄｅ　ＭｏｄｕｌａｔｉｏｎＤｏｐｅｄ　ｋｌ０
．４８Ｉｎ０．５２Ａｓ　−Ｇａ０．４７　Ｉｎ０．５
３Ａｓ　Ｈｅｔｅｒｏ　ｊｕｎｃｔｉｏｎＦｉｅｌｄ　
Ｉｉ：ｆ’ｆ’ｅｃｔ　Ｔｒａｎｓｉｓｔｏｒｓ　／／
ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＬＥＴＴＥ
Ｒ３、ｖｏｌ、ＥＤＬ−３、Ｎ０．５、Ｊｕｎｅ　１９
８２　ｐ１５２−１５５、に提案されている。

層構造を上から書くと （ａ）　　Ａ、５ＩｎＡｓ　　　　　　　　　Ｑ、１５
μｍ　　　　Ｓｉ　　ドープ（ｂ）　　Ａ、［ＩｎＡｓ
　　　　　　、　　０．００８１１ｍ　　　ノンドープ
（Ｃ）　　ＧａＩｎＡｓ　（活性層）　　　１．５７ｚ
ｍ　　　　ノンドープ（ｄ）　Ｉｎｐ　　　　基板 である。（ａ）の上にドレイン　ソース電極がオーミッ
クコンタクトしている。（ａ）の上に、ショットキー接
合するゲート電極が設けられる。

ゲート電極の長さは５．２１ｔｍ、ゲート　ソース間、
ゲート　ドレイン間の距離は２．　（５ｌｔｍである。

素子の幅は８４０７ｚｍである。

この場合、ソース　ドレイン間の寸法より、幅の方がず
っと大きいので、電極に平行な方向を幅というのは抵抗
がある。しかし、ＮＯ５ＦＥＴでは一般に、ソース・ゲ
ート　ドレインと並ぶ方向を長さく　ｌｅｎｇｔｈ　、
　ｓｐａｃｉｎｇ　）　　といい、電極に平行な方向を
幅（ｗｉｄｔｈ　）というのが習慣である。

（ａ）のＡｌＩｎＡｓのＳｉドーピング濃度はＩ　Ｘ　
１０　ｃ７Ｒである。

（Ｃ）のＧａｔｎＡｓ　　はノンドープであるが、（ａ
）のＡｄＩｎＡｓから電子が、ＧａＩｎＡｓに供出され
る。このｋめＧａＩｎＡｓの上面に二次元電子が形成さ
れる。

二次元電子が生ずるのは、 （１）　　Ｇａ１ｎＡｓの電子親和力がＡｇＩｎＡｓ　
（ｒ）電子親和力より大きい （ｉｉ）　　Ｇａ　Ｉ　ｎＡｓのバンドギャップより、
ＡｌＩｎＡｓの、（ンドギャップが大きい などの条件があるからである。

ＧａＩｎＡｓに生ずる二次元電子密度はｎｓ　＝　９　
Ｘ　１０１１Ｃ７ｎであったという。相互コンダクタン
スは、８００°にで８１　ｍ８７ｍｍ　、　７７°Ｋ（
液体窒素温度）で６９ｍ５／ｍｍであったと報告されて
いる。

二次元電子は、これを供出するためのＳｉと分離されて
おり、Ｓｉによる散乱を受けない。このため、高移動度
を得る事ができる。

トランジスタ動作は、通常のＦＥＴと同様である。

ゲート電極に印加する電圧により、チャンネルに空乏層
が生ずる。空乏層の大きさは電圧によって変化する。ゲ
ート電極には負の電圧をかけるが、負の電圧が大きくな
ると空乏層が拡がり、電流は流れにくくなる。

負の電圧が小さくなると、空乏層も小さくなり、電流は
流れやすい。こうして、ゲート電圧により、ドレイン電
流が制御される。

ＡｌＩｎＡｓ／ＧａＩｎＡｓのＭＯＤ　Ｆ’ｌｉ：Ｔは
、前記の特公昭５９−５３７１４、ＪＪＡＰ　ｖｏＬ１
９　Ｋ比ヘテ、電子移動度力特に大きい。室温で１０ｏ
０００ｄ／ｖ−ｓｅｃ　　以上の高い電子移動度が得ら
れる。

これは、ＧａＩｎＡｓ中の電子°の有効質量が小さいた
めである。

Ｓｉ　ＭＯＳＦＥＴの場合、ドーバン）ｄ度を増すと著
−）−ｔｓ　　−ｓ しく電子移動度は減少する。ドーパントが１０　　α程
度の極限でも１４００ｄ／ｖ−ｓｅｃ程度にしかならな
い。

ドーパントを実用的な範囲に増やすと１０００ｄ／ｖ−
ｓｅｃ以下である。ＧａＡｓのＭｌｉ：Ｓ　ＦＥＴでも
６０００〜７０００ｒＪ／”ｌ−８ｅＣ（不純物濃度に
よる）の程度である。

これらに比べて、極めて電子移動度が高いという事が分
る。

従ってＡｌＩｎＡｓ／ＧａＩｎＡｓのＭＯＤ　ＦＥＴは
、高い相互コンダクタンス、高速動作性など優れた特性
が期待されている。

ゆ）発明が解決しようとする問題点 ＡｄＩｎＡｓ／ＧａＩｎＡｓのＭＯＤ　Ｆ’ＥＴには、
ゲート電極の逆耐圧が低い、という難点がある。

ゲート電極は、ＡｌＩｎＡｓ層にショットキー接合しで
ある。

ショットキー接合は、半導体に金属を接触させた接合で
あって、オーミックコンタクトではなく、ダイオード特
性を持っている。Ｓｉのように酸化膜ＳｉＯ２を容易に
得ることのできるものは、ショットキーゲートでな（、
ＭＯＳゲートを使う事ができる。

しかし、化合物半導体の場合、絶縁膜を作るのが困難で
あるからショットキーゲートを使うのが一般的である。

ここでダイオード特性というのは、順方向には電圧を殆
どかけることなく電流が流れるが、逆方向には大電圧を
加えても電流が流れない、という事である。ｐｎ接合に
よって得ることができるが、金属と半導体の接触によっ
ても得られる。

実際には、無限の逆耐圧を持つという事はなく、有限の
電圧で逆方向に導通する。これをブレークダウンといい
、その電圧をブレークダウン電圧という。

ＡｄＩｎＡｓ層に金属電極を付けた場合、逆方向電圧に
より、容易にブレークダウンする。つまり逆耐圧が極め
て低いという難点があった。

ショットキー電極の逆耐圧が低いとなぜ不都合であるか
？という事を説明する。

ＦＥＴであるから、デプリー−，ｉ　ヨン（ｄｅｐｌｅ
ｔｉｏｎ　）型のものと、エンハンスメント（ｅｎｈａ
ｎｃｅｍｅｎｔ　）　　型のものがある。

デプリーション型のものは、ゲート電圧が、ソース電圧
より低い範囲で使用されるものである。

ただし、これはｎチャンネルのＦＥＴの場合に限られる
。化合物半導体によるＦＥＴは、正孔の移動度が電子の
移動度に比べて極めて低いので、正孔をキャリヤとする
ものは殆ど作られる事がない。

そこで、ｎチャンネルＦＥＴの場合に条件を限る。

ドレインには正電圧が加わっている。ソースよりもゲー
トの電圧が低い。当然、ゲート電圧とドレイン電圧の差
は、ゲート・ソース間電圧より大きい。

ショットキー電極にかかる逆電圧は、ゲート・ドレイン
間で、（ｌＶｇｌ＋　Ｖｄ＞となる。ただし、これはソ
ース電位を基準とし、ｖｇをゲート電圧、ｖｄをドレイ
ン電圧としたものである。１・・・１は絶対値を示す。

ゲート・ドレイン逆電圧がゲート・ソース間の逆電圧よ
り大きいので、ゲート・ドレイン間電圧が間；ｍになる
。

デプリーション型の場合は、必ずこうなるが、エンハン
スメント型の場合は、やや事情が異なる。

ドレイン・ソース間の電圧により、ゲート・ソース間電
圧と、ゲート・ドレイン間電圧の大小関係が変動するか
らである。

この場合、最大のドレイン・ゲート電圧を考えてみれば
よい。

エンハンスメント型の場合、ゲート電圧の最小値はＯｖ
である。負荷にもよるが、ドレイン電圧の最大値は、電
源電圧Ｖｃｃである。結局、ゲート・ドレイン間には、
ｖＣＣの逆電圧が加わるという可能性がある スルト、エンハンスメント型であっても、極めて電源電
圧Ｖｃｃを低くして使わなければならないという事であ
る。

Ｖｃｃが低くてもよいという事は実際には少ない。

５ｖ程度のＶｃｃがなくては実用にならない。

第５図は従来の、　ＡｇＩｎＡｓの上に形成したショッ
トキーゲートの電圧・電流特性を示すグラフである。横
軸は、ゲート・ソース間、又は、ゲート・ドレイン間の
電圧である。ゲート・ソース間の場合、ドレインは開放
されている。

ソース・ドレインはゲートに関して対称であるから、ど
ちらでも同じことである。

縦軸は接合を流れる電流である。曲線を５ＴＯＶとする
。Ｏｖは順方向の特性であり、勾配は無限大であるのが
望ましいが、そうではない。

順方向は、しかし、あまり問題ではない。

逆方向の電圧が問題である。ＯＴＳ　　となっているが
、Ｔ点が降伏電圧であり、８１間は、オーミックな特性
を示す。Ｔｏ間では使えるが、８１間では、もはや使用
する事ができない。

ところが、Ｔは約−１ｖ程度である。これでは、トラン
ジスタとして使う事ができない。

第７図は同じものをトランジスタ構造にし、ゲート電圧
をバラメークにして、ドレイン電圧・ドレイン電流の関
係を測定したものである。

これはエンハンスメント型のＦＥＴとしたものである。

パラメータＧ１、Ｇ２、Ｇ３、Ｇ４はゲート電圧である
。横軸はドレイン電圧（Ｖ）で、縦軸はドレイン電流（
μＡ）である。

ドレイン電圧が低い部分では、電圧と抵抗とが比例する
線型関係がある。

電圧が増えると、電流が飽和する領域になる。

この時のドレイン電流は、ドレイン電圧にあまりよらず
、ゲート電圧によってほぼ決定されろ。ドレイン電流の
ゲート電圧に対する微分増加分が、相互コンダクタンス
、又は伝達コンダクタンス（ｔｒａｎｓ　ｃｏｎｄｕｃ
ｔａｎｃｅ　）である。

ＦＥＴとして動作するためには、飽和領域の広い事が望
゛ましい。少なくとも電源電圧より広くな　。

くてはならない。

ところが飽和領域が極めて狭＜、Ｋ１、Ｋ２、Ｋ３、・
・・・点で、ドレイン電流が再び増加している。

これは、ドレイン・ソース間の電流が増えた、という事
ではない。

そうではなくて、ゲート・ドレイン間の電圧が、ショッ
トキバリヤの耐圧を越えたために、ドレインから、ゲー
トへ電流が流れている、という事なのである。これは、
第５図の８１間のカーブによるものである。

Ｋ□、Ｋ２、Ｋ３から生ずるゲート・ドレイン間の電流
は、はぼ同じカーブにのるが、これはエンハンスメント
型のＦＥＴであるからである。ゲート電圧が高いほど、
飽和電流Ｊが太き（、またドレイン・ゲート電圧が低い
から、ブレークダウンが遅（なる。

ブレークダウン後の曲線に１、Ｋ２、・・、ＫｏＯに於
ては、トランジスタ動作しない。負荷抵抗の直線を書い
てみれば、これは明白に分る。ゲート電圧を変えても、
ドレイン電流は殆ど変化しない。Ｋ１、Ｋ２、・・Ｋｏ
Ｏに於て、これは単なる抵抗としての機能しか持ってい
ない。

従って、ブレークダウン後、ｌ−ランリスタ動作はしな
いのである。

ＳｉドープＡ、ｊＩｎＡｓの上に形成されたショットキ
ーゲート電極の逆耐圧特性を上げなければならない。

ｎ型不純物をドープした半導体層の上に金属を接合する
事によってショットキー電極を作っている。半導体層の
中に形成される電界強度は不純物濃度の１７２乗に反比
例する。この電界強度を太きぐすれば、逆耐圧も大きく
なる。

そこで、ｎ型不純物のドープ量を減ずれば良い。

ＡｌＩｎＡｓ層をアンドープにすれば、ショットキバリ
ヤが高くなる。

しかし、ＡｄＩｎＡｓは二次元電子をＧａＩｎＡｓに供
−１Ｊ−するという役割がある。ＡｌＩｎＡｓをアンド
ープにすれば、二次元電子層２ＤＥＣそのものが、発生
しない。

ＡｌＩｎＡｓ層に対するドープ量を減するとすると、２
ＤＥＣの量も少なくなり、電流が少なくなる。

このため、相互コンダクタンスが著しく減少する。

たとえ高移動度をもつ電子を利用しても、電流がとれな
くては使いものにならない。

さらに、Ａ４ＩｎＡｓのドープ：１トを減すると、ゲー
ト容１１シも増え、応答特性も悪くなる。

（に）発明の目的 ショットキーゲ−１・の逆耐圧特性を高めた選択ドープ
ＡｌＩｎＡｓ／Ｇａ１ｎＡｓ　Ｆ　Ｅ　Ｔ　　を提供す
る事が本発明の目的である。

ドレイン・ソース間に加えることのできる電圧を高くし
た、二次元電子ガスによる高速応答性を持った選択ドー
プＡｌＩｎＡｓ／ＧａＩｎＡｓ　Ｆ　Ｅ　Ｔ　を提供す
る事が本発明の第２の目的である。

制御可能なドレイン電流を、従来のＡｄＩｎＡｓ／Ｇａ
ＩｎＡｓＦＥＴよりも大きくしたＦＥＴを与える事が本
発明の第３の目的である。

（３）問題点を解決するための手段 ゲートのショットキーバリヤの逆耐圧を高めるために、
本発明に於ては、ＡｌＩｎＡｓ層のｎの不純物濃度ｎを
、基板に近い側で高く、ゲート電極に近い側で低くする
。

グーＩ・を原点とし、ＡｄｊｎＡｓ層内へ、深さ方向に
座標Ｘをとる。ｘ＝Ｑがゲートとの境界である。

ｘ＝ｄがＡｌＩｎＡｓとＧａ　Ｉ　ｎＡｓとの境界であ
るとする。

」二記の限定は、 ｎ（ｏ）　＜　　ｎ（ｄ）　　　　　　　　　（１）で
あるという事を含むが、これだけではない。

ｎ　（ｘ）について、Ｘ、とＸ２を任意にとり、０≦ｘ
１〈ｘ２≦ｄ（２） であれば、必ず ｎ　（ｘｌ）　＜　ｎ（ｘ２）　　　　（３）である。

（２）、（３）式により、上記の限定を過不足なく、表
現することができる。

ｎ　（ｘ）が連続函数であれば０≦ｘ≦ｄに於て、（２
）（３）により、上記の限定を表現できるのは明らかで
ある。ｎ　（ｘ）が非連続であっても、（２）、（３）
式により、本発明の条件を表現する事ができる。

ｎ　（ｘ）が微分可能な函数であれば、より簡単に、０
くＸ≦ｄに於て、 と表現することができる。

ｎ　（ｘ）の函数形は自由である。分子線エピタキシー
ＭＢＥによ））　ＡｌＩｎＡｓ層をエピタキシャル成Ｒ
させるのであるから、Ｓｉのドープπを深さＸの函数と
して変化させるのは極めて容易な事である。

函数例を説明する。

Ｉ　ステップ型 ｏ＜ｅ＜ｃｌのある値ｅをとり ０≦ｘ　（ｅに於て　　　　ｎ　＝　ｎｏ（５）ｅ≦ｘ
　（ｄに於て　　　　”　”　ｎｔ　　　　（６）ｎｏ
（ｎｔ　　　（７） とするものである。

第３図は、ステップ型の例を示す。ＡｌＩｎＡｓ層の厚
さｄ　＝　４００人、ｅｌ　＝　１００人である０ｎＯ
＝Ｏ１ｎｚ　＝　１．０　Ｘ　１０　／Ｃｍ　とした例
である。

このタイプは、ＭＢＥのＳｉ分子線源の制御が簡単であ
る、という長所がある。ｅ　（ｘ　（ｄを形成する間の
みＳｉ分子線をＩｎＰ基板に当てるようにする。以後、
Ｓｉ分子線のシャックを閉じる。Ｏ−；ｘ＜ｅの間はシ
リコン分子線を飛ばさない。

さらに、ショットキバリヤの高さは、特に電極に近い部
分の不純物濃度ｎ０に強く依存するので、Ｘが０〜ｄで
ｎｏ＝　Ｑ　　とするのは有効である。

さらに、二次元電子ガスとしてＧａ　Ｉ　ｎＡｓに入る
電子の数は、単位面積当り、ｆｎ（ｘ）ｄｘによって上
限が決定される。この積分値を最も大きくし、しかも、
ゲート近傍のｎｏを小さくする上で最も有効であるのは
、このようなステップ型である。

ｆｎ（ｘ）ｄｘの値は、第３図の例で、２×１０１２α
−２である。これが直ちに二次元電子ガスの面密度であ
るとは必ずしも言えないが、この程度の値ではある。

■　連続−次変化型 ｏ＜ｅ＜ｃｌの値をとり、 ｅ≦ｘ≦ｄの間で　　　　ｎ（ｘ）　−ｎ２（８）ＯＳ
　Ｘ　＜　ｅの間で　　　　ｎ　（ｘ）　＝　”　　（
９）とするものである。

第４図にこの例を示している。

ｄ　＝　４００八　　　〇　＝　２００人ｎ２　＝　Ｉ
　Ｘ　１０１０ｎ としている。単位面積当りの不純物濃度はｆｎ（ｘ）ｄ
ｘ　　＝　　２　Ｘ　１０１２ｆｆ−２であって、第３
図のものと同じである。

これは、ＭＢＨによって形成することのできる濃度分布
である。まに１第３図のように、ｎ型不純物をステップ
状にドープしたとしても、熱拡散により、第４図の連続
分布に変化することもある。

１．１１の他に、任意の分布が条件（２）、（３）の下
で考えられる。

以下、図面によって、本発明のＦＥＴの構造を説明する
。

第１図は本発明のＡｅＩｎＡｓ／ＧａＩｎＡｓ　ＭＯＤ
　ＦＥＴの縦断面図である。実際にはＩｎＰ基板の上に
、等価であるＦＥＴを、縦横に多数製作し、これをスク
ライブし、ｒｉｊ−位のＦＥＴとする。

第１図、第２図は切断した状態を示しているわけである
が、製造工程を説明する場合は、ＩｎＰ基板上のひとつ
の単位のみを示していると考えるべきである。

第１図に於て、下から順にＩｎＰ基板１の上へ、分子線
エビクキシャル成長させ、電極をとりつけたものである
。上から順に書くと、 Ｓｉ　　ドープＡｄＩｎＡｓ　Ｊ聾３ ノンドープＧａＩｎＡｓ層２ 半絶縁性ＩｎＰ基板　　１ である。基板に半絶縁性が必要なのは当然である。

化谷物半導体は、半絶縁性のものが得られやすいので、
これを基板とする。Ｓｉ基板のように、ｐｎ接合を用い
たアイソレーションが不要である。

基板温度を例えば４８０℃に保ち、ＭＢＨにより、Ｇａ
ＩｎＡｓ　１ＡｌＩｎＡｓ層を形成する。

ノンドープＧａ　Ｉ　ｎＡｓ層２は、既に述べたように
、任意の比率のＧａ１　Ｉｎを指すわけではない。Ｉｎ
Ｐ基板と格子整合しなければエビクキシャル成長させる
事ができない。Ｇａ０．４７Ｉ　ｎ。５３Ａｓの比率の
定まった混晶である。

またノンドープといっても、意図的に不純物をドープし
ないという事である。１０１５α　以下の不純物を含む
可能性はある。

ノンドープＧａ　Ｉ　ｎＡｓとＩｎＰ基板の間に薄イＡ
ｌ工ｒＬＡｓのバッファ層を設ける事もある。このバッ
ファ層は、ノンドープである。これはＧａ　Ｉ　ｎＡ３
　　の結晶性を高めるためである。

ノンドープＧａ　Ｉ　ｎＡｓ層２は、厚さが約Ｑ　、　
ｌ　ｌｔｍ　とする。これは二次元電子ガスを保持する
ためのチャンネルとなるのであるから、もつと薄くても
よい。ＯＯ８ｔｔｍ　（３００人）程度であってもよい
。

このように、ＳｉドープａｇＩｎＡｓ　）’ｉ　３をエ
ピタキシャルによって設ける。これの厚さは例えば４０
０人とする。これは、２次元電子を供給するためのＳｉ
を含む層である。

厚みは、十分なＳｉをドープできるために薄すぎてはな
らない。また、この層が厚すき゛ると、ゲート電圧によ
り、ＧａＩｎＡｓ層２の空乏層を制御し難くなるので望
ましくない。Ｓｉ　ドープ量にもよるが、２００〜６０
０人の厚みとする。

Ｓｉのドープ量は例えばＩ　Ｘ　１０１８ａｔａｎ／α
３とする。

但し、本発明に於てはＡｌｌｎＡｓ層の中のｎ型不純物
の分布が、ゲート電極４の近くで低く、基板へ近くなる
に従いｎ型不純物の濃度を高くする、という限定がある
。

たとえば、第４図に示すように、表面からの距離Ｘが、
０〜２００人で、Ｓｉドープ量がリニヤに増力口し、２
００Å〜４００人で、■×１０１８／Ｃ１１？　　であ
るようにする。

或は第３図に示すように、ステップ状にＳｉＣ度を変化
させる。４００人のＡｌＩｎＡｓ層の内、ゲートに近い
１００人（ｘ＝０〜１００八〕　をノンドープとする。

基板に近い３００人を（ｘ　＝　１０ｔ）−４００人）
　Ｉ　Ｘ　１０　、／ａｎのドープ量とする。

ＡｌＩｎＡｓ層３の上に、ドレイン電極６、ソース電極
５及びゲート電極４を説ける。

ドレイン電極６、及びソース電極５は、二次元電子層で
あるＧａ　Ｉ　ｎＡｓ層２にオーミック接触しなければ
ならない。

オーミックコンタクトを取る方法は周知である。

たとえば、金、ゲルマニウム、ニッケルなどの合金をＡ
ｌＩｎＡｓ層の上に蒸着によって付ける。この後、約４
分間４００℃で合金化処理する。これにより、電極材料
と、ＡｌＩｎＡｓ　、　ＧａＩｎＡｓ層が合金を形成す
る。こうして、電極とＧａＩｎＡｓ層との間にバリヤの
ないオーミックコンタクトを形成することができる。

ゲート電極４は、オーミックでなく、ショットキー接合
させる。例えば、Ｐｔ、　Ａ／、　Ｗ、シリサイドなど
金属又は金属化合物を、蒸着、或はスフζツクリングに
よって、ＡｌＩ　ｎＡｓ層３の上に付ける。

これらは、通常のフォトリソグラフィーによって行なう
ことができる。

さらに、ｎ−ＡｌＩｎＡｓとノンドープＧａ　Ｉ　ｎＡ
ｓの間にノンドープのＡｌＩｎＡｓを存在させてもよい
。

第２図はそのようなＡｌＩｎＡｓ／ＧａＩｎＡｓ　ＭＯ
Ｄ　ＦＥＴの在を断面図である。

ノンドープＧａ　Ｉ　ｎＡｓ層２の上にノンドープＡ（
ｌＩｎＡｓ層３−１　　ｋエピタキシャル成長させる。

これの厚みは例えば、２０人とする。

ノンドープＡ／ＩｎＡｓ層３−１の上に、さらに４００
人のＳｉドープＡ７１！ＩｎＡｓ層３−２　をエピタキ
シャル成長させである。オーミッタなドレイン・ソース
電極と、ショットキーゲート電極を設ける点は同じであ
る。

ＳｉドープＡｌＩｎＡｓ層３−２のＳｉ濃度にライても
、基板に近い方で高く、ゲート電極に近い方で低くして
おく。

ノンドープＡｌＩｎＡｓ　ＷＪは、ｎ型でもｐ型でもな
く、半絶縁性（Ｓｅｍｉｉｎｓｕｌａｔｉｎｇ　）であ
る。これは、ＳＩと略記することもあるが、より簡単に
ｉ　−Ａ５ＩｎＡｓ層と図中に略記した。

（至）　　作　　　　　用 バンドギャップの差、及び電子親和力（ｅｌｅｃｔｒｏ
ｎａｆｆｉｎｉｔｙ　）の差によッテ、ＳｉドープＡｌ
ＩｎＡｓ層から、電子がノンドープＧａ１ｎＡｓ　Ｋ７
ｊへ移動する。静電力士 カＳｉ　　イオンとの間に働いているから、電子は、Ａ
ｌＩｎＡｓ層とＧａＩｎＡｓ層との境界の狭い領域に集
中する。深さ方向の拡がりが殆どないので、二次元電子
ガスといえる。

面密度は、ｆｎ（ｘ）ｄｘによってガーえられるが、こ
れは最大値であって、厳密にこれだけ存在するとは限ら
ない。

ゲートに加えた電圧により、二次元電子層に空乏層が生
じる。電圧によって空乏層の拡がりが変化する。

ドレイン・ソース間に電圧を加えておけば、ドレインか
らソースに電流が流れる。ゲート電圧によって、ドレイ
ン電流が変化する。したがって、ＦＥＴとして作動する
。

さて、ゲート電極は、ノンドープＡｌＩｎＡｓ　　又は
低ドープＡｌｘｎＡｓに接している。不純物濃度が低い
ので、ショットキー接合の逆耐圧が増加する。

ゲート電極の逆耐圧が増大するので、ドレイン・ゲート
間に逆電位がかかつても、ドレイン・ゲート間に電流が
流れないという事になる。

また、不純物濃度は、ＧａＩｎＡｓに接する部分では十
分大きいから、十分な（役の電子をＧａ　Ｉ　ｎＡｓ層
へ与える事ができる。

こうして、本発明によれば、 （１）高い逆方向耐圧を有するショットキーゲ−１・電
極を実現する事ができる。

（２）　ＧａＩｎＡｓ層には高い密度の二次元電子ガス
を形成する事ができる。

（１）効　果 ステップ型のＳｉ濃度分布を有するＡＩ　Ｉ　ｎＡｓ層
を形成した。第３図と同様な分布であるが、０〜１２０
人までノンドープとした。１２０Å〜４００八までＳｉ
を１　ｘ　１０　／ｃｒｎの濃度で含むこととしている
。この上に電極を形成した。

こうして、作ったゲート電極の電圧・電流特性を測定し
六〇第６図はその結果を示している。電圧はゲート・ソ
ース間又はゲート・ドレイン間にかけている。ドレイン
、ソースはゲートに関して対称であって等価であるから
どちらでも同じことである。ただし、残りの電極は開放
されている。

横軸は印加電圧である。ＮＯが、逆方向電圧を加えてい
るのに、電流の流れない部分である。ＯＱが順方向の特
性で、良いダイオード特性が得られている。

逆電圧をさらに加えるとＮ−、Ｍへと、逆方向電流が増
大してくる。

逆方向耐圧はＮ点の電圧を指すが、これは約６ｖである
。

そうすると、エンハンスメント型として使う場合、電源
電圧が６ｖ以下であれば、全領域にわたってトランジス
タ動作する、という事が分る。

通常のＩＣ回路は５ｖ電源のものが多いので、これらと
同じ電源を用いる事ができる。また、論理回路の一部と
して使う場合は、オン・オフの電圧舎、他の回路と同一
にすることができるので、極めて便利である。

第８図は第６図の特性をもつ、本発明のＡｌ工ｎＡｓ／
ＧａＩｎＡｓ　ＭＯＤ　ＦＥＴの特性を示す図である。

これはゲート電圧をパラメータとし、Ｇ１、Ｇ２、Ｇ　
　Ｇ、　　・　と変化させている。ゲート電圧を−定に
保って、ドレイン電圧を上げていったものである。この
時のドレイン電流（μＡ）が縦軸に示されている。

飽和領域が十分に広くなっているという事がわかる。ド
レイン電圧からゲート電圧Ｇ１、Ｇ２、・・を差し引い
たものが、ゲート・ドレイン間逆電圧である。ここでは
３ｖまでしか示していないが、５ｖまで、この飽和特性
が保たれる。

ここで飽和特性というのは、ゲート電圧を一定に保って
いる限り、ドレイン電圧が増えても、ドレイン電圧があ
まり増えないという事である。

つまり、ゲート電圧Ｇ１、Ｇ２、・・に対する飽和領域
でのドレイン電流工１、工２、■３、・が安定している
。

これは、ドレインからゲートに電流が流れるという事が
起こらないからである。

こうして、本発明によれば、実用的な電源電圧に於て高
速動作するＡｄＩｎＡｓ／ＧａＩｎＡｓ　ＭＯＤ　ＦＥ
Ｔを得る事ができる。

【図面の簡単な説明】

第１図は本発明のＡ、５ＩｎＡｓ／ＧａＩｎＡｓ　ＭＯ
Ｄ　ＦＥＴの一例を示す縦断面図。 第２図は本発明のＡｄＩｎＡｓ／ＧａＩｎＡｓ　ＭＯＤ
　ＦＥＴの他の一例を示す縦断面図。 第３図はＡｌＩｎＡｓ層に於て、ステップ状にＳｉミド
−プ濃度を変化させた場合のＳｉ濃度を示すグラフ。 第４図はＡ、ｊＩｎＡｓ層に於てゲートに近い側に於て
、リニヤにＳｉドープ濃度を変化させた場合のＳｉ濃度
を示すグラフ。 第５図はＳｉを一様にｌＸ１０ｆｆｌ　　ドープしたＡ
ｌＩｎＡｓ層にショットキー電極を設けた場合の、ショ
ットキー接合の電流電圧特性を示すグラフ。 オーミック接触したソース電極又はドレイン電極とゲー
ト電極との間で電流電圧特性を測定したものである。 第６図は４００人厚さのＡｌＩｎＡｓ層の内、基板に近
い３００人については１×１０ｔＩｎ　　のＳｉがドー
プ“され、ゲート電極に近い１００八についてはＳｉド
ープしないようにした場合のショットキーゲート電極の
電流電圧特性を示すグラフ。本発明のＦＥＴのゲート特
性を示す。 第７図は従来のＡｌＩｎＡｓ　／ＧａＩｎＡｓ　ＭＯＤ
　ＦＥＴ　　の、ゲート電圧をバラメークとした、ドレ
イン電圧、ドレイン電流特性を示すグラフ。 第８図は本発明のＡｌＩｎＡｓ　／ＧａＩｎＡｓ　ＭＯ
Ｄ　ＦＥＴ　ｔり、ゲート電圧をパラメータとしな、ド
レイン電圧、ドレイン電流特性を示すグラフ。 １　・・・　半絶縁性ＩｎＰ基板 ２　・・・　ノンドープＧａＩｎＡｓ層３　　　・・・
−Ｓｉ　　ドープＡ５ＩｎＡｓＷＪ３−１−／ンドープ
ＡｌＩｎＡｓ層 ３−’１−３ｉドープＡｌ１ｎＡｓ層 ４　・・・ゲート電極 ５　・・・ソース電極 ６　・・・　ドレイン電極 第　　　１　　　図 第　　　２　　　図 第　　　５　　　図 （ｒ、Ａ）従来例のジョツキ−ゲート電圧電流特性第　
　　６　　　図 本発明のショットキーゲート電圧電流特性（ｍＡ） ゲート印加電圧（Ｖ） ド （／７Ａ）　　　　　　　　第　　　８　　　図ド

Claims (11)

【特許請求の範囲】
1. （１）半絶縁性のＩｎＰ基板と、ノンドープのＡｌ＿０
   ＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓのバッファ層を
   介し或は直接にＩｎＰ基板の上に格子整合するようエピ
   タキシャル成長したノンドープのＧａ＿０＿．＿４＿７
   Ｉｎ＿０＿．＿５＿３Ａｓ層と、前記Ｇａ＿０＿．＿４
   ＿７Ｉｎ＿０＿．＿５＿３Ａｓ層の上にノンドープＡｌ
   ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓを介し、或
   は介さず直接にエピタキシャル成長したｎ型不純物をド
   ープしたＡｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａ
   ｓ層と、前記ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿
   ５＿２Ａｓ層の上に設けられ合金化処理によつて前記ノ
   ンドープＧａ＿０＿．４７Ｉｎ＿０＿．＿５＿３Ａｓ層
   にオーミック接合するソース電極及びドレイン電極と、
   ソース電極とドレイン電極の中間に於て前記ｎ型Ａｌ＿
   ０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓ層の上にショ
   ットキー接合するように設けられたゲート電極とよりな
   るＡｌＩｎＡｓ／ＧａＩｎＡｓ選択ドープ電界効果トラ
   ンジスタであつて、ｎ型 Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓ層のｎ
   型不純物によつて与えられた電子がノンドープＧａ＿０
   ＿．＿４＿７Ｉｎ＿０＿．＿５＿３Ａｓ層の境界面近く
   に二次元電子ガスを形成し、ゲート電極に加えられた電
   圧によつて、ドレイン・ソース間の電流を制御するよう
   にした電界効果トランジスタに於て、前記ｎ型Ａｌ＿０
   ＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓ層のゲートとの
   境界を原点として基板方向に向つて深さ方向の座標ｘを
   とり、ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２
   Ａｓ層の厚みをｄとし、ｎ型不純物濃度をｘの函数とし
   てｎ（ｘ）と表現する時、厚みｄ内の任意の２点ｘ＿１
   、ｘ＿２についてｘ＿１＜ｘ＿２であれば必ずｎ（ｘ＿
   １）≦ｎ（ｘ＿２）であるようにした事を特徴とする電
   界効果トランジスタ。
2. （２）ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２
   Ａｓ層の厚みｄ内の一点ｅを選び、ｎ＿０＜ｎ＿１とし
   て、０≦ｘ≦ｅに於てｎ（ｘ）＝ｎ＿０、ｅ＜ｘ≦ｄに
   於てｎ（ｘ）＝ｎ＿１となるようにステップ状にｎ型不
   純物濃度が変化するようにしたことを特徴とする特許請
   求の範囲第（１）項記載の電界効果トランジスタ。
3. （３）ｎ型不純物濃度の変化する点の深さｅが５０Å〜
   ２００Åの範囲内であり、ゲート側の不純物濃度ｎ＿０
   が１０＾１＾７ｃｍ＾−＾３以下である事を特徴とする
   特許請求の範囲第（２）項記載の電界効果トランジスタ
   。
4. （４）ｎ＿０が１０＾１＾５ｃｍ＾−＾３以下であり、
   ｎ＿１が１×１０＾１＾７ｃｍ＾−＾３以上である事を
   特徴とする特許請求の範囲第（３）項記載の電界効果ト
   ランジスタ。
5. （５）ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２
   Ａｓ層の厚みｄ内の一点ｅを選び、０≦ｘ≦ｅに於てｎ
   型不純物濃度ｎ（ｘ）がｘに関して単調に変化するよう
   にした事を特徴とする特許請求の範囲第（１）項記載の
   電界効果トランジスタ。
6. （６）０≦ｘ≦ｅに於て不純物濃度ｎ（ｘ）が１×１０
   ＾１＾７ｃｍ＾−＾３以下であり、ｅが１００Å〜２０
   ０Åの間の値である事を特徴とする特許請求の範囲第（
   ５）項記載の電界効果トランジスタ。
7. （７）ノンドープＧａ＿０＿．＿４＿７Ｉｎ＿０＿．＿
   ５＿３Ａｓ層の上にノンドープＡｌ＿０＿．＿４＿８Ｉ
   ｎ＿０．＿５＿２Ａｓ層を成長させさらにｎ型Ａｌ＿０
   ＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓ層を成長させた
   後、ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａ
   ｓ層にソース、ドレイン電極及びゲート電極を設け、前
   記ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２Ａｓ
   の不純物濃度ｎ（ｘ）が、ｘ＿１＜ｘ＿２である任意の
   ２点に対しｎ（ｘ＿１）≦ｎ（ｘ＿２）であろようにし
   た事を特徴とする特許請求の範囲第（１）項記載の電界
   効果トランジスタ。
8. （８）ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿２
   Ａｓ層の厚みｄ内の一点ｅを選び、ｎ＿０＜ｎ＿１とし
   て、０≦ｘ≦ｅに於てｎ（ｘ）＝ｎ＿０、ｅ≦ｘ≦ｄに
   於てｎ（ｘ）＝ｎ＿１となるようステップ状にｎ型不純
   物濃度が変化するようにした事を特徴とする特許請求の
   範囲第（７）項記載の電界効果トランジスタ。
9. （９）ｅが５０Å〜２００Åの範囲内にあり、ゲート側
   の不純物濃度ｎ＿０が１０＾１＾７ｃｍ＾−＾３以下で
   ある事を特徴とする特許請求の範囲第（８）項記載の電
   界効果トランジスタ。
10. （１０）ｎ型Ａｌ＿０＿．＿４＿８Ｉｎ＿０＿．＿５＿
    ２Ａｓ層の厚みｄの内の一点ｅを選び、０≦ｘ≦ｅに於
    てｎ型不純物濃度ｎ（ｘ）がｘに関し単調に変化するよ
    うにした事を特徴とする特許請求の範囲第（７）項記載
    の電界効果トランジスタ。
11. （１１）０≦ｘ≦ｅに於てｎ（ｘ）が１０＾１＾７ｃｍ
    ＾−＾３以下であり、ｅが１００Å〜２００Åの間の値
    である事を特徴とする特許請求の範囲第（１０）項記載
    の電界効果トランジスタ。