DE3687185T2 - Feldeffekttransistor. - Google Patents

Feldeffekttransistor.

Info

Publication number
DE3687185T2
DE3687185T2 DE8686106814T DE3687185T DE3687185T2 DE 3687185 T2 DE3687185 T2 DE 3687185T2 DE 8686106814 T DE8686106814 T DE 8686106814T DE 3687185 T DE3687185 T DE 3687185T DE 3687185 T2 DE3687185 T2 DE 3687185T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
density
type impurity
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686106814T
Other languages
English (en)
Other versions
DE3687185D1 (de
Inventor
Sumitomo Elec Ind Ltd Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE3687185D1 publication Critical patent/DE3687185D1/de
Publication of DE3687185T2 publication Critical patent/DE3687185T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor mit einem Substrat, hergestellt aus einem Halbisolator oder Halbleiter eines Leitfähigkeitstyps; Arbeitsschichten, die auf dem Substrat gebildet sind; einem Source-Bereich und einem Drain-Bereich, die in der Arbeitsschicht vorgesehen sind, und einem Kanalbereich zwischen dem Source- und Drain-Bereich; und einer Gate-Elektrode, die auf dem Kanalbereich ausgebildet ist, wobei die Arbeitsschichten eine erste Halbleiterschicht aus Mischkristall, die auf dem Substrat ausgebildet ist, und eine zweite Halbleiterschicht umfassen, die auf der ersten Halbleiterschicht ausgebildet ist und aus einem eine n-Typ-Verunreinigung enthaltenden Mischkristall derart hergestellt ist, daß die Dichte der Verunreinigung in dem Bereich nahe der Gate-Elektrode niedriger ist als in dem Bereich nahe der ersten Halbleiterschicht.
  • Ein derartiger Transistor ist aus EP-A-0 555 968 bekannt.
  • Es ist ein Feldeffekttransistor (im folgenden FET) vorgeschlagen worden, mit einer ersten Schicht aus Gallium, Indium und Arsenid- (Ga0,47 In0,53 As im folgenden Ga In As)-Mischkristall und einer zweiten Schicht, hergestellt aus nicht-dotiertem Aluminium, Indium und Arsenid- (Al0,48 In0,52 Ao im folgenden Al In As)- Mischkristall auf der ersten Schicht und einer dritten Schicht, hergestellt aus n-dotiertem Al In As-Mischkristall, ausgebildet auf der zweiten Schicht. (C.Y. Chen, IEEE, Electron Device Letters, Band EDL 3, Nr. 6, Juni 3).
  • In dem FET der obigen Art wird ein zweidimensionales Elektronengas in der Ga In As-Schicht gebildet, da die Elektronenaffinität der Al In As-Schicht kleiner ist als die Affinität der Ga In As-Schicht, und n-Typ-Verunreinigungen werden selektiv in die Al In As-Schicht dotiert. Die Beweglichkeit von Elektronen wird durch Streuung aufgrund der Verunreinigung beeinflußt. In dem FET obiger Art werden Verunreinigungen in die Al In As-Schicht dotiert, während das zweidimensionale Elektronengas in der Ga In As-Schicht ist. Demnach besitzt das zweidimensionale Elektronengas hohe Beweglichkeit, da die Streuung aufgrund der Verunreinigungen außergewöhnlich unterdrückt ist. Dieses zweidimensionale Elektronengas wirkt als ein Kanal zwischen Source und Drain, es fließt nämlich der Drain-Strom durch das zweidimensionale Elektronengas von Drain zu Source. Der Drain-Strom wird verändert durch die dem Gate zugeführte Spannung, da die Dichte des zweidimensional Elektronengases durch die dem Gate zugeführte Spannung variiert wird. Der FET obiger Art hat eine hohe Transkonduktanz, da das zweidimensionale Elektronengas, das als Kanal wirkt, eine hohe Beweglichkeit besitzt.
  • Die Elektronen in dem zweidimensionalen Elektronengas der Heteroübergangsgrenzschicht zwischen der Al In As-Mischkristallschicht und Ga In As-Mischkristallschicht kann eine höhere Beweglichkeit um 13.000 cm²/V.s bei Zimmertemperatur besitzen als die Elektronenbeweglichkeit in dem Heteroübergang zwischen der Ga As-Schicht und der Al Ga As-Mischkristallschicht, beschrieben in der japanischen Patentveröffentlichung 53714/1984 und dem Japanese Journal of Applied Physics, Band 19, 1980, L225. FETen, die einen Heteroübergang zwischen eines Al In As-Schicht und einer Ga In As-Schicht verwenden, auf die sich die vorliegende Erfindung bezieht, können eine höhere Transkonduktanz und einen Hochgeschwindigkeitsbetrieb bereitstellen als der FET, der einen Al Ga As/Ga As-Heteroübergang verwendet.
  • FETen, die den Heteroübergang zwischen einer Al In As-Schicht und einer Ga In As-Schicht verwenden, sind in IEEE Electron Device Letters EDL Band 1-8, S. 154, beschrieben, wobei die nicht-dotierte Al In As-Schicht auf der Ga In As-Schicht ausgebildet ist, die mit n-Typ-Verunreinigungen dotiert ist, und eine Gate-Elektrode auf der Al In As-Schicht ausgebildet ist. Die FETen des obigen Typs sind geeignet, um die Gate-Durchbruchspannung zu erhöhen. Bei diesen FETen ist jedoch das zweidimensionale Elektronengas nicht enthalten, da n-Typ-Verunreinigung nicht in die Al In As-Schicht dotiert werden. Die Elektronenbeweglichkeit bei Raumtemperatur der Ga In As-Schicht, die als Kanal wirkt, ist gering wegen einer hohen Dichte von n-Typ-Verunreinigungen, wie etwa 1,2·10¹&sup7; cm³ in der Ga In As-Schicht, was bewirkt, daß die Elektronen, die zwischen Source und Drain des FET fließen, durch die ionisierten n-Typ-Verunreinigungen gestreut werden. Bei den FETen des obigen Typs kann daher nicht erwartet werden, die Transkonduktanz und den Hochgeschwindigkeitsbetrieb zu steigern.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor zu schaffen, der in der Lage ist, mit hohen Transkonduktanz und einem Hochgeschwindigkeitsbetrieb zu arbeiten.
  • Gemäß einem Aspekt der Erfindung ist der eingangs definierte Feldeffekttransistor dadurch gekennzeichnet, daß der Mischkristall in der ersten Halbleiterschicht GaInAs ist; der Mischkristall der zweiten Halbleiterschicht AlInAs ist und die n-Typ-Verunreinigung in einem Bereich von zumindest 5 nm Tiefe, gemessen von der Oberfläche der zweiten Halbleiterschicht im wesentlichen nicht vorhanden ist.
  • Gemäß einem anderen Aspekt der Erfindung wird ein Feldeffekttransistor geschaffen, umfassend: ein Substrat, hergestellt aus einem Halbisolator oder Halbleiter eines Leitfähigkeitstyps; Arbeitsschichten, die auf dem Substrat ausgebildet sind; einem Source-Bereich und einem Drain-Bereich, die in der Arbeitsschicht vorgesehen sind, und einem Kanalbereich zwischen dem Source- und Drain-Bereich; und einer Gate-Elektrode, die auf dem Kanal-Bereich ausgebildet ist, wobei die Arbeitsschichten eine erste Halbleiterschicht aus Mischkristall, die auf dem Substrat ausgebildet ist, eine zweite Halbleiterschicht aus nicht-dotiertem Mischkristall, die auf der ersten Halbleiterschicht ausgebildet ist, und eine dritte Halbleiterschicht aus Mischkristall umfassen, die eine n-Typ-Verunreinigung derart enthält, daß die Dichte der Verunreinigung in dem Bereich nahe der Gate-Elektrode geringer ist als die Dichte der n-Typ-Verunreinigung in dem Bereich nahe der zweiten Halbleiterschicht, dadurch gekennzeichnet, daß der Mischkristall der ersten Schicht Ga In As ist; der Mischkristall der zweiten und dritten Schicht Al In As ist und die n-Typ-Verunreinigung in einem Bereich von zumindest 5 nm Tiefe, gemessen von der Oberfläche der zweiten Halbleiterschicht, im wesentlichen nicht vorhanden ist.
  • Zum besseren Verständnis der Erfindung und um zu zeigen, wie dieselbe ausgeführt werden kann, wird nun beispielhaft Bezug genommen auf die beiliegenden Zeichnungen, in denen zeigt:
  • Fig. 1 und 2 Querschnittsansichten, die ein bevorzugtes Ausführungsbeispiel eines Feldeffekttransistor gemäß der Erfindung zeigen;
  • Fig. 3 und 4 die jeweilige Verteilung der n-Typ-Verunreinigung in der Al In As-Halbleiterschicht;
  • Fig. 5 ein Diagramm, das eine charakteristische Kurve des Stroms und der Spannung in dem Schottky-Übergang der Al In As-Schicht zeigt, in die Si mit 1·10¹&sup7; cm³ dotiert ist;
  • Fig. 6 ein Diagramm, das eine charakteristische Kurve des Stromes und der Spannung in dem Schottky-Übergang der Al In As-Schicht zeigt, in die keine Verunreinigung in dem Bereich von 12 nm von der oberen Oberfläche der Al In As-Schicht dotiert ist;
  • Fig. 7 ein Diagramm, das eine charakteristische Kurve des Drain-Stromes und der Drain-Spannung eines herkömmlichen Feldeffekttransistors zeigt; und
  • Fig. 8 ein Diagramm, das eine charakteristische Kurve des Drain-Stromes und der Drain-Spannung des FET gemäß der vorliegenden Erfindung zeigt.
  • Im allgemeinen ist bei dem Schottky-Übergang aus Halbleitermaterial, das n-Typ-Verunreinigungen einer Dichte ND enthält, die Rückwärtsdurchbruchspannung proportional zum Kehrwert der Dichte ND. Verringern der Verunreinigungsdichte in dem Halbleiter verbessert die Rückwärtsdurchbruchspannung im Schottky-Übergang. Verringern der Dichte der n-Typ-Verunreinigung in der Al In As-Schicht verringert jedoch das zweidimensionale Elektronengas in der Ga In As-Schicht, was zu geringerer FET-Funktionalität, wie etwa einem hohen Source-Widerstand, geringer Gate-Ausschlagsamplitude (gate swing) führt.
  • Die Elektronendichte des zweidimensionalen Elektronengases nahe dem Heteroübergang in der Halbleiterschicht nahe dem Substrat kann erhöht werden auf einen Maximalwert, der durch die Elektronenaffinität in dem Heteroübergang im thermischen Gleichgewicht definiert ist, durch Steigerung der n-Typ-Verunreinigung der Al In As-Schicht.
  • Bei den FETen, die im folgenden beschrieben werden, wird die Dichte der n-Typ-Verunreinigung in der Al In As-Schicht geändert, so daß die Dichte nahe dem Substrat erhöht ist, wodurch ein zweidimensionales Elektronengas mit hoher Elektronendichte entwickelt wird, und die Dichte der n-Typ-Verunreinigung in der Al In As-Schicht wird nahe der Gate-Elektrode niedrig gehalten, um so eine Gate-Elektrode mit hoher Durchbruchspannung zu schaffen.
  • Entsprechend einem von dem Erfinder durchgeführten Experiment wird, falls ein Schottky-Übergang auf der Al In As-Schicht ausgebildet wird, die mittels einer MBE-Methode auf dem In P-Substrat von 480ºC ausgebildet wird, wenn die Dichte der n-Typ-Verunreinigung, welche Si ist, 1·10¹&sup7; cm&supmin;³ überschreitet, die Rückwärtsdurchbruchspannung abrupt verringert und ein Durchbruch tritt beim Anlegen von ungefähr 2 V in Rückwärtsrichtung auf. Fig. 5 zeigt Strom- und Spannungscharakteristika am Schottky-Übergang, der direkt auf der Al In As-Schicht ausgebildet ist, die Si von 1·10¹&sup7; cm&supmin;³ enthält. Bezugnehmend auf Fig. 5 wird verständlich, daß eine hohe Rückwärtsdurchbruchspannung nicht erzielt werden kann, sofern die Dichte der Verunreinigung 1·10¹&sup7; cm&supmin;³ überschreitet. Fig. 6 zeigt eine Strom-Spannung-Charakteristik am Schottky-Übergang des Schottky-Metalls, das auf der Al In As-Schicht aufgebracht ist, in der Si von mehr als 1·10¹&sup8; cm&supmin;³ nahe dem Substrat enthalten ist und Si in dem Bereich von 12 nm (120 A) von der oberen Oberfläche der Al In As-Schicht nicht enthalten ist. Gemäß Fig. 6, wenn der Schottky-Übergang auf dem Bereich ausgebildet ist, der niedrige n-Typ-Verunreinigung in der Al In As-Schicht enthält, ist die Rückwärtsdurchbruchspannung höher als 6 V.
  • Wie im folgenden beschrieben, kann die Rückwärts-Gate-Spannung von FETen gesteigert werden. Daher kann eine hohe Drain-Spannung angelegt werden, ohne daß ein Durchbruch im Gate der FETen bewirkt wird, nämlich kann die Sättigungscharakteristik der Drain-Spannung und des -stromes verbessert werden.
  • Bezugnehmend auf Fig. 1 ist eine Ga In As-Schicht 2 mit einer Dicke von 1 Mikron (um) mittels eines MBE-Verfahrens auf einem Substrat 1, hergestellt aus In P-Halbleiter, ausgebildet. Um die Kristallqualität zu verbessern, kann eine Pufferschicht (nicht dargestellt) der Al In As-Schicht zwischen dem Substrat und der Ga In As-Schicht 2 ausgebildet werden. Anschließend ist eine Al In As-Schicht 3 auf der Ga In As-Schicht 2 mit einer Dicke von 40 nm (400 ) ausgebildet. Eine n-Typ-Verunreinigung, wie etwa Si, wird in die Al In As-Schicht 3 dotiert. Die Verteilung der n-Typ-Verunreinigung in Richtung der Dicke ist derart, daß die Verunreinigung in dem Bereich von der oberen Oberfläche der Al In As-Schicht 3 bis 10 nm (100 ) Tiefe nicht vorhanden ist und die Dichte der Si-Verunreinigung im Bereich von 10 bis 40 nm (100 bis 400 ) Tiefe 10¹&sup8;/cm³ liegt, wie in Fig. 3 gezeigt ist. Anstelle der oben erwähnten Verunreinigungsverteilung kann die Dichte der Verunreinigung linear erhöht werden, wenn die Tiefe bis zu 20 nm (200 ) tief wird, und die Dichte der Verunreinigung bleibt konstant im Bereich tiefer als 20 nm ( ). Auf jeden Fall ist es entscheidend, daß die Dichte der n-Typ-Verunreinigung an der oberen Oberfläche der Al In As-Schicht 3 minimiert ist und die Dichte der n-Typ-Verunreinigung mit der Tiefe zunimmt.
  • Eine metallisierte Gate-Schicht 4 ist auf der oberen Oberfläche der Al In As-Schicht 3 ausgebildet unter Verwendung eines Metalls oder einer Metallverbindung, wie etwa Pt, Al, W oder Silicid, mittels von Aufdampfung oder Zerstäuben. Eine metallisierte Source-Schicht 5 und eine metallisierte Drain-Schicht 6 sind auf beiden Seiten der metallisierten Gate-Schicht 4 durch Aufdampfen ausgebildet, so daß die metallisierten Schichten die Ga In As-Schicht 2 erreichen. Sowohl die metallisierte Source- als auch die metallisierte Drain-Schicht ist auf der Ga In As-Schicht ausgebildet unter Verwendung von Au, Ge oder Ni, die eine Ohmsche Elektrode bilden, durch Aufdampfen und die Halbleitervorrichtung mit den metallisierten Schichten wird bei einer Temperatur von 400ºC für 4 min behandelt.
  • Bezugnehmend auf Fig. 2, die ein anderes Ausführungsbeispiel der vorliegenden Erfindung zeigt, sind das Substrat 1 und die Ga In As-Schicht 2 auf dieselbe Art ausgebildet wie in dem Ausführungsbeispiel, dargestellt in Fig. 1. Eine erste Al In As-Schicht 3-1 ist mit 2 nm (20 ) Dicke auf der Ga In As-Schicht 2 ausgebildet und eine zweite Al In As-Schicht 3-2 ist auf der ersten Al In As-Schicht 3-1 mit 40 nm (400 ) Dicke ausgebildet. Die zweite Al In As-Schicht 3-2 ist mit einer n-Typ-Verunreinigung wie etwa Si dotiert. Die Verteilung der Dichte der Verunreinigung in der zweiten Schicht 3-2 ist derart, daß die Verunreinigung nahe der oberen Oberfläche der zweiten Schicht 3-2 im wesentlichen 0 ist und die Dichte mit der Tiefe in einer abgestuften Art zunimmt, wie in Fig. 3 dargestellt ist, oder die Dichte kann linear gesteigert werden, wie in Fig. 4 dargestellt ist. Auf jeden Fall ist es entscheidend, daß die Dichte nahe der oberen Oberfläche der zweiten Schicht gering ist und mit der Tiefe zunimmt.
  • Bei den FETen, dargestellt in Fig. 1 oder 2, werden beim Anlegen einer positiven Spannung an die Gate-Elektrode 4 Elektronen in die Ga In As-Schicht 2 induziert und ein Leitkanalbereich kann nahe dem Heteroübergang durch eine Potentialbarriere ausgebildet werden, definiert auf der Grenzschicht zwischen der Al In As-Schicht 3 (im Fall von Fig. 3 die erste Schicht 3-1) und der Ga In As-Schicht 2. Daher kann ein Strom zwischen der metallisierten source-Schicht 5 und der metallisierten Drain-Schicht 6 durch den Kanal fließen. Die Zahl der Elektronen in dem Kanal kann durch die Spannung, die an die Gate-Elektrode 4 angelegt wird, gesteuert werden, so daß die Transkonduktanz zwischen der Source-Elektrode 5 und Drain-Elektrode 6 gesteuert werden kann.
  • Fig. 8 zeigt Diagramme der Drain-Strom- und Drain-Spannung-Charakteristika des FET, dargestellt in Fig. 1, der hergestellt wurde mittels eines MBE-Verfahrens bei 480ºC des Substrats 1.

Claims (10)

1. Feldeffekttransistor umfassend: ein Substrat (1), hergestellt aus einem Halbisolator oder einem Halbleiter eines Leitfähigkeitstyps; Arbeitsschichten (2, 3), die auf dem Substrat (1) ausgebildet sind; einen Source-Bereich (5) und einen Drain-Bereich (6), die in der Arbeitsschicht vorgesehen sind, und einen Kanalbereich zwischen dem Source- und dem Drain-Bereich; und einer Gate-Elektrode (4), die auf dem Kanalbereich ausgebildet ist, wobei die Arbeitsschichten eine erste Halbleiterschicht (2) aus einem Mischkristall, die auf dem Substrat (1) ausgebildet ist, und eine zweite Halbleiterschicht (3) umfassen, die auf der ersten Halbleiterschicht ausgebildet ist und aus einem Mischkristall hergestellt ist, enthaltend eine n-Typ-Verunreinigung derart, daß die Dichte der Verunreinigung in dem Bereich nahe der Gate-Elektrode (4) geringer ist als in dem Bereich nahe der ersten Halbleiterschicht, dadurch gekennzeichnet, daß der Mischkristall in der ersten Halbleiterschicht (2) GaInAs ist; der Mischkristall der zweiten Halbleiterschicht (3) AlInAs ist; und die n-Typ-Verunreinigung in einem Bereich von zumindest 5 nm Tiefe, gemessen von der Oberfläche der zweiten Halbleiterschicht (3), im wesentlichen nicht vorhanden ist.
2. Feldeffekttransistor nach Anspruch 1, bei dem die Dichte der n-Typ-Verunreinigung sich schrittweise in der zweiten Halbleiterschicht ändert.
3. Feldeffekttransistor nach Anspruch 2, bei dem die Tiefe, bei der die Dichte der n-Typ-Verunreinigung sich ändert, im Bereich von 5 nm bis 20 nm von der oberen Oberfläche der zweiten Halbleiterschicht liegt.
4. Feldeffekttransistor nach Anspruch 1, bei dem die Dichte der n-Typ-Verunreinigung sich monoton ändert, wenn die Tiefe zunimmt.
5. Feldeffekttransistor nach Anspruch 4, bei dem die Dichte der n-Typ-Verunreinigung geringer ist als 10¹&sup7; cm&supmin;³ in einem Bereich von der oberen Oberfläche der zweiten Halbleiterschicht bis 10 nm Tiefe.
6. Feldeffekttransistor umfassend: ein Substrat (1), hergestellt aus einem Halbisolator oder Halbleiter eines ersten Leitfähigkeitstyps; Arbeitsschichten (2, 3), die auf dem Substrat (1) ausgebildet sind; einen Source-Bereich (5) und einen Drain-Bereich (6), die in der Arbeitsschicht ausgebildet sind, und einen Kanalbereich zwischen dem Source- und Drain-Bereich; und einer Gate-Elektrode (4), die auf dem Kanalbereich ausgebildet ist, wobei die Arbeitsschichten eine erste Halbleiterschicht (2) aus Mischkristall, die auf dem Substrat (1) ausgebildet ist, eine zweite Halbleiterschicht (3-1) aus nicht-dotiertem Mischkristall, die auf der ersten Halbleiterschicht ausgebildet ist, und eine dritte Halbleiterschicht (3-1) aus Mischkristall umfassen, enthaltend eine n-Typ-Verunreinigung derart, daß die Dichte der Verunreinigung in dem Bereich nahe der Gate-Elektrode geringer ist als die Dichte der n-Typ-Verunreinigung in dem Bereich nahe der zweiten Halbleiterschicht, dadurch gekennzeichnet, daß der Mischkristall der ersten Schicht GaInAs ist; der Mischkristall der zweiten und dritten Schicht AlInAs ist; und die n-Typ-Verunreinigung in einem Bereich von zumindest 5 nm Tiefe, gemessen von der Oberfläche der zweiten Halbleiterschicht (2-2), im wesentlichen nicht vorhanden ist.
7. Feldeffekttransistor nach Anspruch 6, bei dem die n-Typ-Verunreinigung in der dritten Halbleiterschicht schrittweise bei einer vorbestimmten Tiefe geändert wird.
8. Feldeffekttransistor nach Anspruch 7, bei dem die Tiefe, bei der die Dichte der n-Typ-Verunreinigung sich ändert, im Bereich von 5 nm bis 20 nm von der oberen Oberfläche der dritten Halbleiterschicht liegt und die Dichte der n-Typ-Verunreinigung in dem Bereich am nächsten zur Gate-Elektrode geringer ist als 10¹&sup7; cm&supmin;³.
9. Feldeffekttransistor nach Anspruch 6, bei dem die Dichte der n-Typ-Verunreinigung in der dritten Halbleiterschicht sich monoton ändert.
10. Feldeffekttransistor nach Anspruch 9, bei dem die Dichte der n-Typ-Verunreinigung der dritten Halbleiterschicht geringer ist als 10¹&sup7; cm&supmin;¹ in einem Bereich von der oberen Oberfläche der dritten Halbleiterschicht bis 10 nm Tiefe.
DE8686106814T 1985-05-20 1986-05-20 Feldeffekttransistor. Expired - Fee Related DE3687185T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10885085 1985-05-20

Publications (2)

Publication Number Publication Date
DE3687185D1 DE3687185D1 (de) 1993-01-14
DE3687185T2 true DE3687185T2 (de) 1993-04-15

Family

ID=14495174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686106814T Expired - Fee Related DE3687185T2 (de) 1985-05-20 1986-05-20 Feldeffekttransistor.

Country Status (5)

Country Link
EP (1) EP0203493B1 (de)
JP (1) JPS6254474A (de)
KR (1) KR900000071B1 (de)
CA (1) CA1237827A (de)
DE (1) DE3687185T2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134555U (de) * 1987-02-24 1988-09-02

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2497603A1 (fr) * 1981-01-06 1982-07-09 Thomson Csf Transistor a faible temps de commutation, de type normalement bloquant

Also Published As

Publication number Publication date
EP0203493A3 (en) 1988-05-04
CA1237827A (en) 1988-06-07
JPS6254474A (ja) 1987-03-10
JPH0262945B2 (de) 1990-12-27
DE3687185D1 (de) 1993-01-14
EP0203493A2 (de) 1986-12-03
EP0203493B1 (de) 1992-12-02
KR900000071B1 (ko) 1990-01-19
KR860009496A (ko) 1986-12-23

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69711138T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE69219057T2 (de) Tunneleffekttransistor
DE69110080T2 (de) Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren.
DE69127314T2 (de) Diamant-Halbleiteranordnung
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3786363T2 (de) Halbleiteranordnungen mit hoher Beweglichkeit.
DE3788525T2 (de) Feldeffekttransistoranordnungen.
DE2913068C2 (de)
DE3689433T2 (de) Feldeffekttransistor.
DE69116076T2 (de) Heterostruktur-Feldeffekttransistor
DE19857356A1 (de) Heteroübergangs-Bipolartransistor
DE69314840T2 (de) Ohmischer Kontakt auf einer Verbindungshalbleiterschicht
DE3853026T2 (de) Transistor mit heissen Elektronen.
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE3882304T2 (de) Mikrowellentransistor mit Doppelheteroübergang.
DE1811492A1 (de) Feldeffekttransistor
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
EP1145328B1 (de) Sperrschicht-feldeffekttransistor mit hoch dotierten verbindungsgebieten
DE69622135T2 (de) Transistor von hoher Elektronenbeweglichkeit mit einem InAs/InGaAs Supergitter
DE69124399T2 (de) Halbleitervorrichtung
DE69211234T2 (de) Feldeffekt-Transistor mit dünnen Barrierenschichten und einer dünnen, dotierten Schicht
DE69216163T2 (de) Halbleiterbauelement mit einem Hetero-Übergang für Ladungsträgertransport mit verbesserter Beweglichkeit
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee