JPS625341B2 - - Google Patents
Info
- Publication number
- JPS625341B2 JPS625341B2 JP54073377A JP7337779A JPS625341B2 JP S625341 B2 JPS625341 B2 JP S625341B2 JP 54073377 A JP54073377 A JP 54073377A JP 7337779 A JP7337779 A JP 7337779A JP S625341 B2 JPS625341 B2 JP S625341B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- multilayer circuit
- chip carrier
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004519 grease Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明はマルチチツプパツケージの構造に関す
る。
る。
従来、この種のマルチチツプパツケージは第１
図に示すように、多層回路基板１の上にICチツ
プ２が搭載され、必要に応じて、ヒートシンク３
が多層回路基板に取付けられている構造となつて
いた。ICチツプから発生する熱は多層回路基板
を伝わつて、ヒートシンクに送られるか、ICチ
ツプ表面から空気中へつたわるかどちらかであつ
た。しかし、多層回路基板や、空気の熱伝導性は
悪く、ICチツプの発熱エネルギーが大きい場合
はICチツプを十分に冷やすことが困難であつ
た。また各ICチツプが多層回路基板に、直接接
着されているため、他のICチツプに影響を与え
ることなく、ある１つのICチツプを交換するこ
とも難かしかつた。たとえばICチツプがハンダ
付けにより多層回路基板に接着されている場合
は、加熱して、ハンダをとかして、ICチツプを
取りかえるが、その時に他のICチツプのハンダ
もとけてしまうおそれがあつた。
図に示すように、多層回路基板１の上にICチツ
プ２が搭載され、必要に応じて、ヒートシンク３
が多層回路基板に取付けられている構造となつて
いた。ICチツプから発生する熱は多層回路基板
を伝わつて、ヒートシンクに送られるか、ICチ
ツプ表面から空気中へつたわるかどちらかであつ
た。しかし、多層回路基板や、空気の熱伝導性は
悪く、ICチツプの発熱エネルギーが大きい場合
はICチツプを十分に冷やすことが困難であつ
た。また各ICチツプが多層回路基板に、直接接
着されているため、他のICチツプに影響を与え
ることなく、ある１つのICチツプを交換するこ
とも難かしかつた。たとえばICチツプがハンダ
付けにより多層回路基板に接着されている場合
は、加熱して、ハンダをとかして、ICチツプを
取りかえるが、その時に他のICチツプのハンダ
もとけてしまうおそれがあつた。
本発明の目的は、マルチチツプパツケージにお
いて多層回路基板を貫通しヒートシンクと直接接
続するチツプキヤリアを用いることにより、IC
チツプからの放熱性を改良するとともに、ICチ
ツプの交換も容易にしたマルチチツプパツケージ
を提供することにある。
いて多層回路基板を貫通しヒートシンクと直接接
続するチツプキヤリアを用いることにより、IC
チツプからの放熱性を改良するとともに、ICチ
ツプの交換も容易にしたマルチチツプパツケージ
を提供することにある。
本発明は、以上の目的を達成するために多層回
路基板と、複数個のICチツプと、ヒートシンク
と上記ICチツプを搭載し、上記多層回路基板を
貫通し上記ヒートシンクに接続するところの複数
個のチツプキヤリアと、から構成されたことを特
徴とするマルチチツプパツケージを提供するもの
である。
路基板と、複数個のICチツプと、ヒートシンク
と上記ICチツプを搭載し、上記多層回路基板を
貫通し上記ヒートシンクに接続するところの複数
個のチツプキヤリアと、から構成されたことを特
徴とするマルチチツプパツケージを提供するもの
である。
次に本発明について図面を参照して詳細に説明
する。
する。
実施例 １
第２図において多層回路基板１を貫通してチツ
プキヤリア４がヒートシンク３と接続している。
チツプキヤリア４には、ICチツプ２が投載され
ており、ワイヤ５によりICチツプの各端子６と
多層回路基板上の端子７とが接続されている。つ
まり、ICチツプ本体は、チツプキヤリアにボン
デイングされているが、ICチツプからのワイヤ
線は直接、多層回路基板に接続されているわけで
ある。こうして、チツプキヤリアを用いているに
もかかわらず接続点数は従来の構造とかわらなく
なつている。故障の発生が接続部分に多くみられ
ることからこのことは重要なポイントである。
プキヤリア４がヒートシンク３と接続している。
チツプキヤリア４には、ICチツプ２が投載され
ており、ワイヤ５によりICチツプの各端子６と
多層回路基板上の端子７とが接続されている。つ
まり、ICチツプ本体は、チツプキヤリアにボン
デイングされているが、ICチツプからのワイヤ
線は直接、多層回路基板に接続されているわけで
ある。こうして、チツプキヤリアを用いているに
もかかわらず接続点数は従来の構造とかわらなく
なつている。故障の発生が接続部分に多くみられ
ることからこのことは重要なポイントである。
ICチツプが搭載されているチツプキヤリア
は、ヒートシンクに直接接続している。したがつ
て、ICチツプから発生する熱エネルギーはチツ
プキヤリアを通して、ヒートシンクへ効率よく送
ることが出来る。チツプキヤリアの材質として、
熱伝導性のよい金属を使用しているからである。
本構造では、チツプキヤリアは、直接多層回路基
板と接続していない。またヒートシンクとも熱伝
導性の良いグリース８を介して接続しているだけ
である。したがつて、ICチツプの交換の場合
は、ワイヤ線を切断してICチツプを搭載したま
まのチツプキヤリアをとりはずしておこなうこと
が出来る。以上説明したように、本実施例では、
従来の構造に比べ、ICチツプからの放熱性を大
巾に改良するとともに、ICチツプの交換も容易
にすることができる。
は、ヒートシンクに直接接続している。したがつ
て、ICチツプから発生する熱エネルギーはチツ
プキヤリアを通して、ヒートシンクへ効率よく送
ることが出来る。チツプキヤリアの材質として、
熱伝導性のよい金属を使用しているからである。
本構造では、チツプキヤリアは、直接多層回路基
板と接続していない。またヒートシンクとも熱伝
導性の良いグリース８を介して接続しているだけ
である。したがつて、ICチツプの交換の場合
は、ワイヤ線を切断してICチツプを搭載したま
まのチツプキヤリアをとりはずしておこなうこと
が出来る。以上説明したように、本実施例では、
従来の構造に比べ、ICチツプからの放熱性を大
巾に改良するとともに、ICチツプの交換も容易
にすることができる。
実施例 ２
本実施例では、第３図に示されるように、多層
回路基板１にくぼみをもうけチツプキヤリア４及
びICチツプ２がそのくぼみにおさまる構造をと
ることによりICチツプ上の端子６と、多層回路
基板上の端子７との高さをあわせワイヤ５の接続
を容易にしている。またこの構造をとることによ
り、ICチツプとして、ワイヤボンデイング方式
のみならず、ビームリード方式や、チツプキヤリ
ア方式のICチツプも使用することが出来る。さ
らに、本実施例では、チツプキヤリア４と、ヒー
トシンク３との接続に良熱伝導性グリース８を用
いるとともにネジ９でしめつけて、さらに、熱抵
抗を下げている。
回路基板１にくぼみをもうけチツプキヤリア４及
びICチツプ２がそのくぼみにおさまる構造をと
ることによりICチツプ上の端子６と、多層回路
基板上の端子７との高さをあわせワイヤ５の接続
を容易にしている。またこの構造をとることによ
り、ICチツプとして、ワイヤボンデイング方式
のみならず、ビームリード方式や、チツプキヤリ
ア方式のICチツプも使用することが出来る。さ
らに、本実施例では、チツプキヤリア４と、ヒー
トシンク３との接続に良熱伝導性グリース８を用
いるとともにネジ９でしめつけて、さらに、熱抵
抗を下げている。
実施例 ３
本実施例は第４図に示されるようにICチツプ
２の各端子６からのワイヤ５がチツプキヤリア４
の端子１１に接続されている構造をとる。そして
チツプキヤリアからリード１２が出ており、これ
と多層回路基板１の端子７とが接続されている。
これにより接続に使用される面積を大きくとれる
ので多端子ICなどに適している。またICチツプ
をチツプキヤリア内に完全におさめることが出来
るので、ICチツプの保護や、ハーメチツクシー
ルが可能となる。またチツプキヤリアとヒートシ
ンクの接続にはハンダ１０を用いることにより熱
的な接続を完全なものにしている。
２の各端子６からのワイヤ５がチツプキヤリア４
の端子１１に接続されている構造をとる。そして
チツプキヤリアからリード１２が出ており、これ
と多層回路基板１の端子７とが接続されている。
これにより接続に使用される面積を大きくとれる
ので多端子ICなどに適している。またICチツプ
をチツプキヤリア内に完全におさめることが出来
るので、ICチツプの保護や、ハーメチツクシー
ルが可能となる。またチツプキヤリアとヒートシ
ンクの接続にはハンダ１０を用いることにより熱
的な接続を完全なものにしている。
本発明は以上説明したように、多層回路基板を
貫通し、ヒートシンクと直接接続するチツプキヤ
リアを用いることにより、マルチチツプパツケー
ジの放熱特性を改良するとともにICチツプの交
換も容易におこなえるという効果がある。
貫通し、ヒートシンクと直接接続するチツプキヤ
リアを用いることにより、マルチチツプパツケー
ジの放熱特性を改良するとともにICチツプの交
換も容易におこなえるという効果がある。
第１図は従来技術を示す断面図、第２図は本発
明の一実施例を示す断面図、第３図および第４図
はそれぞれ本発明の別の実施例の部分断面図であ
る。 尚、図において、１……多層回路基板、２……
ICチツプ、３……ヒートシンク、４……チツプ
キヤリア、５……ワイヤ、６……IC端子、７…
…多層回路基板端子、８……良熱伝導性グリー
ス、９……ネジ、１０……ハンダ、１１……チツ
プキヤリア端子、１２……チツプキヤリアリード
である。
明の一実施例を示す断面図、第３図および第４図
はそれぞれ本発明の別の実施例の部分断面図であ
る。 尚、図において、１……多層回路基板、２……
ICチツプ、３……ヒートシンク、４……チツプ
キヤリア、５……ワイヤ、６……IC端子、７…
…多層回路基板端子、８……良熱伝導性グリー
ス、９……ネジ、１０……ハンダ、１１……チツ
プキヤリア端子、１２……チツプキヤリアリード
である。
Claims (1)
- 【特許請求の範囲】 １ 多層回路基板と、 複数個のICチツプと、 前記ICチツプを搭載し前記多層回路基板を貫
通して先端部が前記多層回路基板から突出したチ
ツプキヤリアと、 前記チツプキヤリアの先端部が突出した前記多
層回路基板の表面に取り付けられ前記チツプキヤ
リアの先端部を収容する穴部を有するヒートシン
クと、 前記チツプキヤリアの先端部と前記ヒートシン
クの穴部との間の間隙に充填された良熱伝導性部
材とから構成したことを特徴とするマルチチツプ
パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337779A JPS55165657A (en) | 1979-06-11 | 1979-06-11 | Multi-chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337779A JPS55165657A (en) | 1979-06-11 | 1979-06-11 | Multi-chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55165657A JPS55165657A (en) | 1980-12-24 |
| JPS625341B2 true JPS625341B2 (ja) | 1987-02-04 |
Family
ID=13516424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7337779A Granted JPS55165657A (en) | 1979-06-11 | 1979-06-11 | Multi-chip package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55165657A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947746A (ja) * | 1982-09-10 | 1984-03-17 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JP2959506B2 (ja) * | 1997-02-03 | 1999-10-06 | 日本電気株式会社 | マルチチップモジュールの冷却構造 |
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| JP4988609B2 (ja) * | 2008-01-11 | 2012-08-01 | 株式会社日立国際電気 | 配線基板 |
| WO2015025447A1 (ja) * | 2013-08-23 | 2015-02-26 | 富士電機株式会社 | 半導体装置 |
| JP7226087B2 (ja) * | 2019-05-20 | 2023-02-21 | 三菱電機株式会社 | 電気特性評価治具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381957A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Multilyer ceramic board with heat sink |
| JPS5384169A (en) * | 1976-12-30 | 1978-07-25 | Fujitsu Ltd | Pattern inspecting device |
| JPS546573A (en) * | 1977-06-16 | 1979-01-18 | Seiko Epson Corp | Electronic wristwatch |
-
1979
- 1979-06-11 JP JP7337779A patent/JPS55165657A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381957A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Multilyer ceramic board with heat sink |
| JPS5384169A (en) * | 1976-12-30 | 1978-07-25 | Fujitsu Ltd | Pattern inspecting device |
| JPS546573A (en) * | 1977-06-16 | 1979-01-18 | Seiko Epson Corp | Electronic wristwatch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55165657A (en) | 1980-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751063A (en) | Multi-chip module | |
| KR100307465B1 (ko) | 파워모듈 | |
| US6584681B2 (en) | Method for producing a microelectronic component of sandwich construction | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| KR20090056594A (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US5742477A (en) | Multi-chip module | |
| EP0650193A2 (en) | Semiconductor device and method for manufacturing the same | |
| JPS625341B2 (ja) | ||
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH09148481A (ja) | 半導体装置およびその製造方法 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0116289A2 (en) | Power semiconductor module and package | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPS59198739A (ja) | チツプキヤリア | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JP2663986B2 (ja) | 高集積度半導体装置 | |
| JP2008172120A (ja) | パワーモジュール | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH0897329A (ja) | 電子部品搭載装置 | |
| JP2970206B2 (ja) | 半導体装置 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JPH0240940A (ja) | 混成集積回路パッケージ |