JPS6253018A - 半導体保護装置 - Google Patents
半導体保護装置Info
- Publication number
- JPS6253018A JPS6253018A JP19201985A JP19201985A JPS6253018A JP S6253018 A JPS6253018 A JP S6253018A JP 19201985 A JP19201985 A JP 19201985A JP 19201985 A JP19201985 A JP 19201985A JP S6253018 A JPS6253018 A JP S6253018A
- Authority
- JP
- Japan
- Prior art keywords
- gto
- mosfet
- turn
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＧＴＯ（ゲートターンオフサイリスタ）のター
ンオフ時の保護装置に関する。
ンオフ時の保護装置に関する。
一般にＧＴＯは、ゲート電極に正又は負のバイアスを印
加することによクターンオン及びターンオフを可能にす
るため、通常のサイリスタのターンオフに必要な転流回
路を必要とせず、又スイッチング時間が短かいので、高
周波で動作できるといった利点を持っている。特にター
ンオフについては微小のオフゲートパワーの入力で数百
アンペアから数千アンペアの主電流をし中断できるのが
特徴でおる。
加することによクターンオン及びターンオフを可能にす
るため、通常のサイリスタのターンオフに必要な転流回
路を必要とせず、又スイッチング時間が短かいので、高
周波で動作できるといった利点を持っている。特にター
ンオフについては微小のオフゲートパワーの入力で数百
アンペアから数千アンペアの主電流をし中断できるのが
特徴でおる。
このような特徴をもつＧＴＯをターンオフするには、前
述の如くゲート１カソード間にオフゲート（ゲートに負
、カソードに正の電圧を印加）を加える方法だけでなく
、ゲート・カソード間にスイッチ機能？有する半導体素
子を接続し、低抵抗短絡によってターンオフする方法が
ある。この方法は、前記低抵抗短絡によってゲート・カ
ソード間の電圧差を減少させて、カソード即ちＮエミッ
タからＰベース層へ注入する電子を激減させ、正帰還動
作を停止させるものである。
述の如くゲート１カソード間にオフゲート（ゲートに負
、カソードに正の電圧を印加）を加える方法だけでなく
、ゲート・カソード間にスイッチ機能？有する半導体素
子を接続し、低抵抗短絡によってターンオフする方法が
ある。この方法は、前記低抵抗短絡によってゲート・カ
ソード間の電圧差を減少させて、カソード即ちＮエミッ
タからＰベース層へ注入する電子を激減させ、正帰還動
作を停止させるものである。
第２図は従来例の基本的な構成図である。ｌはＧＴｏ、
２は負荷、３は電源である。今、ターンオン用電源
４に直列接続されたスイッチ素子５をオンすると、ＧＴ
Ｏ１のゲートＧに正、カソードＫに正のバイアスが印加
されＧＴｏｌがターンオンする。
２は負荷、３は電源である。今、ターンオン用電源
４に直列接続されたスイッチ素子５をオンすると、ＧＴ
Ｏ１のゲートＧに正、カソードＫに正のバイアスが印加
されＧＴｏｌがターンオンする。
その結果電源３から負荷２を経由し、ＧＴＯｌを通って
電源３の負側端子にもどる閉回路で主電流Ｉａが流れる
。一度ターンオンすればＧＴＯはオン状態を持続する。
電源３の負側端子にもどる閉回路で主電流Ｉａが流れる
。一度ターンオンすればＧＴＯはオン状態を持続する。
任意の時刻にＭＯＳＦＥＴ６のゲート回路に直列接続さ
れたスイッチ素子７をオンさせると、ＭＯＳのゲート電
源がＭＯＳＦＥＴ ６のゲート・ノース間に印加され、
ＭＯＳＦＥＴがオン状態になる。
れたスイッチ素子７をオンさせると、ＭＯＳのゲート電
源がＭＯＳＦＥＴ ６のゲート・ノース間に印加され、
ＭＯＳＦＥＴがオン状態になる。
したがって、ＧＴＯ１のゲート（Ｇ）・カソード（Ｋ）
間は、ＭＯＳＦＥＴ ６の抵抗（ＲｏＮ＝ ｏ、ｔ 〜
）で低抵抗短絡される。この時鑞流の流れはＭＯＳＦＥ
Ｔ［に分流（ＩＭ ）すると共ＫＰベース・Ｎエミッタ
間の接合部の電位低下に伴なうＮエミッタからの′電子
の注入が減少し始め、最終的には停止する。この一連の
動作によってＧＴＯはターンオフする。
間は、ＭＯＳＦＥＴ ６の抵抗（ＲｏＮ＝ ｏ、ｔ 〜
）で低抵抗短絡される。この時鑞流の流れはＭＯＳＦＥ
Ｔ［に分流（ＩＭ ）すると共ＫＰベース・Ｎエミッタ
間の接合部の電位低下に伴なうＮエミッタからの′電子
の注入が減少し始め、最終的には停止する。この一連の
動作によってＧＴＯはターンオフする。
この動作を第３図を用いて詳しく説明する。今、ＧＴｏ
ｌ流がＩＡＩの大きさで流れている時、時点１０テＭＯ
ＳＦＥＴをオンさせるとＭＯＳＦＥＴのドレイン電流１
菖ｌははソ直線的増加し、同時にカソード電流ＩＩＩは
直線的に減少する。アノード電流Ｉａｌは、ＩＭｌ ｅ
工にの和の大きさで図示のような形で減少し時点ｔ１
でターンオフを完了する。
ｌ流がＩＡＩの大きさで流れている時、時点１０テＭＯ
ＳＦＥＴをオンさせるとＭＯＳＦＥＴのドレイン電流１
菖ｌははソ直線的増加し、同時にカソード電流ＩＩＩは
直線的に減少する。アノード電流Ｉａｌは、ＩＭｌ ｅ
工にの和の大きさで図示のような形で減少し時点ｔ１
でターンオフを完了する。
次にアノード電流Ｉａを増加しエム２の大きさでかつ、
時点ｔ２でターンオフを開始する。この時ＭＯＳ側の分
流能力即ちＭＯｉ９ＦＥＴのドレイン′区流の通電能力
が何らかの因子で低下したシ、あるいは、その通電能力
以上にＧＴＯのアノード電流が流れていると（図示エム
２はこの状態と仮定する）、同図の如く、ＩＭ２は、或
一定の大きさになると飽和してしまう。ＩＭ２も直線的
に減少しなくなり、ＧＴＯのＮエミッターからの電子が
わずかではあっても注入していることを実験的に得てい
る。
時点ｔ２でターンオフを開始する。この時ＭＯＳ側の分
流能力即ちＭＯｉ９ＦＥＴのドレイン′区流の通電能力
が何らかの因子で低下したシ、あるいは、その通電能力
以上にＧＴＯのアノード電流が流れていると（図示エム
２はこの状態と仮定する）、同図の如く、ＩＭ２は、或
一定の大きさになると飽和してしまう。ＩＭ２も直線的
に減少しなくなり、ＧＴＯのＮエミッターからの電子が
わずかではあっても注入していることを実験的に得てい
る。
しかるに、このような条件下では、ＩＭ２が飽和してか
ら以後、長いａ、９間をかけてＧＴＯの電流を分流しタ
ーンオフすることになる。このような下では・ター７オ
フ時間ｔｏｆｆ２が長ければ長い程、ＧＴＯのアノード
電ＦＥｖａとアノード電流Ｉａの積を時間積分したター
ンオフスイッチング損失Ｑｏｆｆ＝ ／Ｉａｚ ｘＶａ
ｄｔが著しく増大し、ＧＴＯの中央接合部を熱源として
発熱が起り、最終的には素子が破壊するという大きな欠
点があった。
ら以後、長いａ、９間をかけてＧＴＯの電流を分流しタ
ーンオフすることになる。このような下では・ター７オ
フ時間ｔｏｆｆ２が長ければ長い程、ＧＴＯのアノード
電ＦＥｖａとアノード電流Ｉａの積を時間積分したター
ンオフスイッチング損失Ｑｏｆｆ＝ ／Ｉａｚ ｘＶａ
ｄｔが著しく増大し、ＧＴＯの中央接合部を熱源として
発熱が起り、最終的には素子が破壊するという大きな欠
点があった。
本発明は上記した点に鑑みなされたもので、ＭＯＳＦＥ
Ｔの分流能力が経時変化で変ったシ、ＧＴＯのアノード
電流が変動したシする時に、しゃ断可能か否かを検出し
、半導体素子（ＧＴＯ、ＭＯＳＦＥＴ ）を破壊から保
護するものである。
Ｔの分流能力が経時変化で変ったシ、ＧＴＯのアノード
電流が変動したシする時に、しゃ断可能か否かを検出し
、半導体素子（ＧＴＯ、ＭＯＳＦＥＴ ）を破壊から保
護するものである。
本発明は前述したＭＯＳの分流能力の限界近くに達した
時に現われるＭＯＳＦＥＴの電流波形の特殊な現像を応
用した保護装置である。
時に現われるＭＯＳＦＥＴの電流波形の特殊な現像を応
用した保護装置である。
即ち、ＭＯＳＦＥＴの′α流を検出し、その増加率がほ
ぼ零（飽和状態）になったら、ターンオフ停止信号を発
し、次のサイクルのＧＴＯ点弧を停止させるものである
。
ぼ零（飽和状態）になったら、ターンオフ停止信号を発
し、次のサイクルのＧＴＯ点弧を停止させるものである
。
本発明によれば、ＧＴＯを用いた装置を最初に設計する
時には十分ターンオフの分流能力をも−）之ＭＯＳＦＥ
Ｔｔ［択り、テ使用Ｌティ”ｌ、ＭＯＳＦＥＴ）能力劣
化、主回路の急速な条件変化は常に考えられ、このよう
な条件でも十分速く対応できる装置を提供できる。
時には十分ターンオフの分流能力をも−）之ＭＯＳＦＥ
Ｔｔ［択り、テ使用Ｌティ”ｌ、ＭＯＳＦＥＴ）能力劣
化、主回路の急速な条件変化は常に考えられ、このよう
な条件でも十分速く対応できる装置を提供できる。
また、本発明の装置はたかだか数アンペアしか流さない
ＭＯＳの電流を検出する方式であるから小型で安価なも
のである。
ＭＯＳの電流を検出する方式であるから小型で安価なも
のである。
以下図面を用いて本発明の詳細な説明する。
第１図は、本発明の保護装置と、それを使う時の回路構
成図である。
成図である。
１はＧＴｏ、 ２は負荷、３は主電源である。ＧＴＯ
ノターンオンは、ターンオンパルス発生器１４からの信
号でスイッチ素子５をオンさせオンケート電源４から流
れるオンゲート電流をＧＴＯのゲートＧに流しカンード
Ｋから前記オンゲート電源４の負極端ＶＣ１ｌ還する。
ノターンオンは、ターンオンパルス発生器１４からの信
号でスイッチ素子５をオンさせオンケート電源４から流
れるオンゲート電流をＧＴＯのゲートＧに流しカンード
Ｋから前記オンゲート電源４の負極端ＶＣ１ｌ還する。
ＧＴＯｔのターンオンによυ、主電源３→負荷２→ＧＴ
Ｏ→主電源の閉回路で主電流（アノード電流）が流れる
。
Ｏ→主電源の閉回路で主電流（アノード電流）が流れる
。
続いて、ターンオフの時にはスイッチ素子７ｔ−オンさ
せＭＯ８駆動電源８→スイ、チ素子７−、ＭＯＳＦＥＴ
６のゲート→同ソース→ＭＯ８駆動電源８の負極端の
閉路でＭＯｉ９ＦＥＴ ６をオンさせＧＴＯの電流を分
流し、前述したようにＧＴＯ１をターンオフさせる。こ
の時同時ＶＣＭＯＳＦＥＴ ６と直列に設けたドレイン
電流検出器９によって、電流を検出し、微分回路か積分
回路を有する波形処理部１０に伝送する。
せＭＯ８駆動電源８→スイ、チ素子７−、ＭＯＳＦＥＴ
６のゲート→同ソース→ＭＯ８駆動電源８の負極端の
閉路でＭＯｉ９ＦＥＴ ６をオンさせＧＴＯの電流を分
流し、前述したようにＧＴＯ１をターンオフさせる。こ
の時同時ＶＣＭＯＳＦＥＴ ６と直列に設けたドレイン
電流検出器９によって、電流を検出し、微分回路か積分
回路を有する波形処理部１０に伝送する。
この処理部１０では、従来技術の項で詳述したようにＭ
ＯＳのドレイン電流の増加率が分流能力限界に近づくと
減少する特性を応用し、ドレイン電流の微係数（ｄ１Ｍ
／ｄｔ）を求めるかあるいは積分（／ＩＭｄｔ）してそ
の総量を出すものである。
ＯＳのドレイン電流の増加率が分流能力限界に近づくと
減少する特性を応用し、ドレイン電流の微係数（ｄ１Ｍ
／ｄｔ）を求めるかあるいは積分（／ＩＭｄｔ）してそ
の総量を出すものである。
その処理された電気量を比較回路１１に伝送し、予めＭ
ＯＳの能力限界に対応した電気量を有する基準電源１２
からの通気量と前気処理された通気量とを比較する。
ＯＳの能力限界に対応した電気量を有する基準電源１２
からの通気量と前気処理された通気量とを比較する。
そして、演算処理部１０から電気量が前記基準値と同じ
もしくは大きければ、パルス成形部１３からターンオン
パルス発生器１４に信号を伝送し、これを受けて次のサ
イクルからのオンパルスを停止し、ＧＴＯ及びＭＯＳＦ
ＥＴの熱破壊を防止する。
もしくは大きければ、パルス成形部１３からターンオン
パルス発生器１４に信号を伝送し、これを受けて次のサ
イクルからのオンパルスを停止し、ＧＴＯ及びＭＯＳＦ
ＥＴの熱破壊を防止する。
前述した第１図の説明の中においてはＭＯＳのドレイン
電流の立上り率や通電総量で異常を検出したが次の方法
でもよい。
電流の立上り率や通電総量で異常を検出したが次の方法
でもよい。
即ち、ＭＯＳＦＥＴに電流が流れ始める時を時間零とし
て該電流が零になるまでの時間を計測しこの両者間の時
間差がある一定値以上になったらＧＴＯのオンパルスを
停止する方法でもよい。
て該電流が零になるまでの時間を計測しこの両者間の時
間差がある一定値以上になったらＧＴＯのオンパルスを
停止する方法でもよい。
第１図は本発明の一実施例及び周辺回路を示す図、第２
図は従来のＭＯ８短絡型ターンオツオフ図を示す図、第
３図はＭＯＳＦＥＴの特性を示す説明図である。 １：ＧＴＯ１２：負荷、３：主電源、４：オンゲート電
源、５：スイッチ素子、６：Ｍ０８ＦＥＴ、７ ：スイ
ッチ素子、８：ＭＯ８駆動電源、９：４Ｃ流検出器、１
０：波形処理部、１１：比較回路及び演算処理部、１２
：基準電源、１３：パルス成形部、１４：ターンオンパ
ルス発生器。
図は従来のＭＯ８短絡型ターンオツオフ図を示す図、第
３図はＭＯＳＦＥＴの特性を示す説明図である。 １：ＧＴＯ１２：負荷、３：主電源、４：オンゲート電
源、５：スイッチ素子、６：Ｍ０８ＦＥＴ、７ ：スイ
ッチ素子、８：ＭＯ８駆動電源、９：４Ｃ流検出器、１
０：波形処理部、１１：比較回路及び演算処理部、１２
：基準電源、１３：パルス成形部、１４：ターンオンパ
ルス発生器。
Claims (2)
- （１）ＧＴＯのゲート・カソード間に電気的に並列接続
されたＭＯＳＦＥＴのゲート・ソース間に駆動信号を出
力するゲート発生器と少くとも一個以上の前記ＭＯＳＦ
ＥＴと、該ＭＯＳＦＥＴを流れる電流を検出する装置と
、この検出された量を演算処理する部分と、任意の値に
設定可能な基準電源を持ち、前記演算処理された量と前
記基準電源から出力される基準の大小関係を比較する部
分と、その大小関係によって信号を発生する信号発生器
と、ＧＴＯをターンオンさせるターンオンパルス発生器
とからなり、上記ＭＯＳＦＥＴに流れる電流が許容限界
の近傍に達した時上記信号発生器から信号を発し、この
信号を上記ＧＴＯのターンオンパルス発生器に伝送し、
次のサイクルからのＧＴＯターンオンパルスを停止して
、半導体素子の破壊を未然に防止する事を特徴とする半
導体保護装置。 - （２）上記演算処理部が抵抗、キャパシタンス等から成
る積分回路又は微分回路で構成されていることを特徴と
する上記特許請求の範囲第１項記載の半導体保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201985A JPS6253018A (ja) | 1985-09-02 | 1985-09-02 | 半導体保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201985A JPS6253018A (ja) | 1985-09-02 | 1985-09-02 | 半導体保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6253018A true JPS6253018A (ja) | 1987-03-07 |
Family
ID=16284242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19201985A Pending JPS6253018A (ja) | 1985-09-02 | 1985-09-02 | 半導体保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250498A (ja) * | 1987-04-08 | 1988-10-18 | Honda Motor Co Ltd | 耐食構造を有するマグネシウム合金部材 |
-
1985
- 1985-09-02 JP JP19201985A patent/JPS6253018A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250498A (ja) * | 1987-04-08 | 1988-10-18 | Honda Motor Co Ltd | 耐食構造を有するマグネシウム合金部材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576964B2 (en) | Overvoltage protection circuit of output MOS transistor | |
| KR930008464B1 (ko) | 고효율 브리지형 파워 콘버터 | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| EP0027888A1 (en) | Semiconductor switch | |
| US20080074816A1 (en) | Semiconductor device alleviating or preventing surge voltage | |
| US20020118502A1 (en) | In-vehicle electric load drive/controlling device | |
| JPS5947469B2 (ja) | 半導体デバイス | |
| GB2336259A (en) | Drive circuit and protection circuit for a power device | |
| US20030168671A1 (en) | Emitter turn-off thyristors and their drive circuits | |
| US4924344A (en) | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits | |
| US5737200A (en) | Semiconductor device protection method | |
| JP2002281737A (ja) | Ｉｇｂｔ直列接続式ゲート駆動回路 | |
| US5559347A (en) | Insulated gate-type bipolar transistor | |
| JPS6253018A (ja) | 半導体保護装置 | |
| US5235487A (en) | Inverter with overload current protection | |
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
| JPH0318220A (ja) | 半導体回路を電源上の過渡現象から保護する装置 | |
| JPH09130217A (ja) | 半導体装置 | |
| JPH0237828A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPS5858900B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPH0336450B2 (ja) |