JPS6252979B2 - - Google Patents

Info

Publication number
JPS6252979B2
JPS6252979B2 JP54155195A JP15519579A JPS6252979B2 JP S6252979 B2 JPS6252979 B2 JP S6252979B2 JP 54155195 A JP54155195 A JP 54155195A JP 15519579 A JP15519579 A JP 15519579A JP S6252979 B2 JPS6252979 B2 JP S6252979B2
Authority
JP
Japan
Prior art keywords
signal
station
transmission
secondary station
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54155195A
Other languages
English (en)
Other versions
JPS5678263A (en
Inventor
Shigeo Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15519579A priority Critical patent/JPS5678263A/ja
Publication of JPS5678263A publication Critical patent/JPS5678263A/ja
Publication of JPS6252979B2 publication Critical patent/JPS6252979B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、信号送受信装置に関し、特に送信部
の故障、誤動作を同一局の受信部で検出できる信
号送受信装置に関するものである。
データ通信回線を用いたオンライン・データ通
信システムにおいては、データ伝送回線と中央処
理装置(CPU)との間に通信制御装置が設置さ
れ、通信制御装置によつてデータ伝送回線と中央
処理装置との間のデータの送受およびデータ伝送
回線の制御が行われる。すなわち、第1図に示す
ような、データ伝送システムでは、あらかじめ端
末2と通信制御装置1の間で取決めた規則(伝送
制御手順)により、データ・リンクの確立、解
放、データの転送、誤り制御、あるいは異常時の
開放等が実行される。伝送制御手順のうちのハイ
レベル・データリンク制御手順(HDLC)は、高
速データの伝送に適合するように、伝送の単位を
フレームとし、いかなる符号上の制約も受けるこ
となく、同期式データを能率よく伝送する手順を
定めている。
データ伝送回線は、速度、伝送路、回線網の形
態によつて構成が異なり、2線式と4線式あるい
は交換、分岐、集信の各回線の種々の組合せで構
成される。その場合、1つの局においてデータを
送信しながらでも受信できる方法が全二重伝送方
式であり、送信しているときには受信ができず、
受信しているときには送信ができない方法が半二
重伝送方式である。全二重通信は、4線式または
送受両方向の搬送周波数を変える群別2線式の場
合に用いられ、半二重通信は2線式の場合に用い
られる。
端末装置2から送出された直列ビツト列データ
は、デイジタル信号のまま、あるいはモデム4に
より周波数変調、位相変調された信号として通信
回線3を伝送され、通信制御装置1に入力すると
きにはモデム4により再び直列ビツト列に復調さ
れる。復調データは、バツフア装置6を通して並
列化され、1バイトごとにCPU5のマルチプレ
クサ・チヤネルの制御によりCPU5に転送され
る。一方、CPU5からの送信データは、1バイ
トごとに通信制御部7からバツフア装置6に転送
される。
ハイレベル・データリンクにおいては、デー
タ・リンクを制御し、コマンドを送信してレスポ
ンスを受信する1次局と、コマンドを受信してレ
スポンスを送信する2次局と、データ・リンク制
御に関して相互に対等であり、コマンドおよびレ
スポンスの両方を送受信する複合局とがあるが、
第1図に示すデータ通信システムでは通信制御装
置1が1次局、端末装置2が2次局となる。
第2図は、1次局としての通信制御装置のブロ
ツク構成図であり、第3図は2次局としての端末
装置のブロツク構成図である。
CPU5から通信制御部7に対して動作指令を
行うコマンドには、「ライト」、「イニシヤライ
ズ・ライト」、「ロール・ライト」、「リード」、「メ
モリ・リード」、「ライト・コントロール」、「セン
ス」等のプログラム制御コマンドと、「センド・
ステータス」、「ノー・オペレーシヨン」、「フー・
アー・ユー」、「セツト・インタラプト」等のハー
ドウエア制御コマンドがある。
例えば、CPU5からライト・コマンド
(WTCMD)が送られた場合、通信制御部7およ
びバツフア装置6は、コマンド実行中でないとき
ライト・コマンドを受取つてプログラムを実行す
ることにより送信動作を開始する。通信制御部7
はバツフア6に対して送信指令を出し、バツフア
6からのデータ要求を待つ。バツフア6からのデ
ータ要求があるとCPU5から送られてきたデー
タをバツフア6に転送する。
半二重回線に接続された半二重用バツフア6
は、送信データの送出動作に先立ち、モデム・イ
ンターフエイスのキヤリア検出信号(CD信号)
が断になつていることを確認し、通信制御部7に
対しデータの要求を行つて送信動作に移る。この
とき、端末からキヤリアが送出され、CD信号が
検出されているときには、通信制御部7で時間監
視を行い、時間内にCD信号が断とならずに、タ
イマがタイム・アウトになつたときは、コマンド
を終結する。
端末2からのデータは、レスポンスも含めてす
べて受信回線で受信されるので、通信制御部7は
データDかレスポンスRかを識別し、レスポンス
Rのときにはバツフア6の受信部RVに反送し
て、さらに送信部SDを通つて通信制御部7の送
信アドレス(SADR)で受ける。ライト・コマン
ドが終結すると、そのデータに対する応答を受信
するため、リード・コマンド(RD CMD)を
CPU5から通信制御部7の送信アドレス
(SADR)に発行する。受信アドレス(RADR)
では、リード・コマンド(RDCMD)を受けた
後、そのデータに対する応答を送信するためライ
ト・コマンド(WTCMD)をCPU5から受け
る。
端末装置2は、第3図に示すように、入出力部
8と伝送制御部9より構成され、入出力部8は入
出力データDI,DOを電気信号に変換して入力制
御部IC,出力制御部OCを通し、伝送制御部9の
送信部(SD)、受信部(RV)に結合する。送受
信されるレスポンスおよびコマンドは、フラグ・
シーケンス(FLSQ)に挾まれたアドレス・フイ
ールドと制御フイールドと情報フイールドとフレ
ーム・チエツク・シーケンスの各フレームからな
り、フラグ・シーケンスが同期信号として送受信
部で検出される。正規応答モードの場合、制御フ
イールドのポール(P)ビツトが“1”にセツト
されたコマンドを1次局から受けたときのみ、2
次局はレスポンスを送信するが、非同期応答モー
ドの場合は、2次局は1次局の許可なしにレスポ
ンスを送信できる。
いま、1次局と2次局間でハイレベル・データ
リンク制御手順によるデータ伝送を行う場合、通
常は1次局と2次局間で半二重伝送を行い、2次
局が送信中、1次局からの指示により強制的に2
次局を受信状態に制御することが可能なデータ伝
送につい考える。
第4図において、2次局2が受信状態のときに
は、1次局1からの送信信号を信号線路3、2次
局のレシーバ22を経由して信号受信部24によ
り受信する。
一方、2次局2が送信状態のときには、信号送
信部23から出力される送信信号をトランスミツ
タ21、信号線路3を経由して1次局1に送出す
る。この場合、2次局2が送信中であつても、信
号受信部24で1次局1からの送信信号を受信で
きれば、2次局2の送信を途中で打切り、直ちに
受信状態にすることができる。
しかし、このような従来の送受信装置では、信
号送信部23にもし故障や誤動作が発生した場
合、2次局2が1次局1に対して送信すべき信号
と全く異なる信号を信号送信部23から送出する
ことになるが、2次局ではこれを検出することが
できない。もし、1次局側でこれを受信して故障
あるいは誤動作が生じたことを検出できれば、直
ちに2次局2に送信信号を送出して2次局の送信
を途中で打切ることができるのであるが、2次局
2よりの受信信号の内容から信号送信部23の故
障や誤動作を確実に判断することは不可能であ
る。
本発明の目的は、このような従来の問題点を解
決するため、1次局と2次局間で半二重伝送を行
う場合、2次局の送信中に、1次局からの指示に
より強制的に2次局の送信を打切ることができる
他、2次局の送信信号を自局で監視して信号送信
部の故障や誤動作を険出できるような信号送受信
装置を提供することにある。
本発明の信号送受信装置は、2次局の信号受信
状態では、1次局からの出力信号を信号切替部を
通して2次局の信号受信部に入力し、2次局の信
号送信状態では、2次局の出力信号と1次局から
の出力反転信号とのオア出力を信号切替部を通し
て2次局の信号受信部に入力して、2次局送信信
号を監視し、1次局から連続“0”信号が送出さ
れたときには、2次局の送信状態を打切ることを
特徴としている。
以下、本発明の実施例を、図面により説明す
る。
第5図は、本発明の2次局用送受信装置の構成
図である。
ハイレベルデータリンク伝送方式で伝送すると
通常、フレームを複数個連続して伝送することに
なるため、途中で中断したい場合でも中断できな
かつたが、本発明により中断できるようになつ
た。この原理を第5図により説明する。
第5図において、信号切替部25が新しく設置
された部分であり、信号切替部25には信号切替
回路253の他に、オア回路252と信号反転回
路251が設けられる。
2次局2が受信状態のときには、信号切替部2
5の信号切替回路253は実線で示すように接続
され、このとき1次局1からの送信信号は信号線
路3、レシーバ22を経由して信号切替回路25
3を通り信号受信部24で受信される。
一方、2次局2が送信状態のときには、信号切
替部25の信号切替回路253は破線で示すよう
に接続され、このとき2次局2の信号送出部23
から出力される送信信号はトランスミツタ21、
信号線路3を経由して1次局1に送出されると同
時に、信号切替部25のオア回路252、信号切
替回路253を経て信号受信部24に入力され
る。
このとき、1次局1が信号受信可能な期間に
は、“1”信号を連続して送出するが、この信号
はレシーバ22、信号反転回路251を経由して
“0”信号になつてオア回路252に入力される
ため、信号受信部24への入力には影響を及ぼさ
ない。
しかし、1次局1が2次局2の送信動作を打切
らせたい場合には“0”信号を連続して2次局2
に送出する。この“0”信号は、レシーバ22、
信号反転回路251を経て“1”信号になり、オ
ア回路252を通つて2次局2の信号受信部24
に入力される。信号受信部24では、アポート検
出回路241が連続“1”信号をアボート信号と
して検出し、直ちに信号送信部23の送信動作を
打切る。
このように、従来は、ハイレベルデータリンク
で伝送すると、フレームを複数個連続伝送するた
め、途中では中断できなかつたが、本実施例で
は、1次局が2次局の送信動作を打切らせたいと
き、いつでも“0”信号を連続送出することによ
り可能となる。
第6図は、第5図の応用例を示す図である。
第6図では、1次局1および複数の2次局2,
2′をループ状に接続した伝送方式に適用する場
合を示す。この場合には、1次局1に対して2次
局2,2′を信号線路3でいもづる式に接続し、
かつ受信状態にある局はすべて信号受信部24,
24′で受信した信号を信号送信部23,23′よ
りそのまま送信できるようにして、信号中継局の
機能を付加する。
先ず、2次局2,2′がいずれも受信状態のと
きは、いずれも信号切替部25,25′の切替回
路253,253′は下側に接続されており、1
次局1の送信信号はトランスミツタT、信号線路
3、2次局2′のレシーバ22′、切替回路25
3′、信号受信部24′、信号送信部23′、トラ
ンスミツタ21′、信号線路3、2次局2のレシ
ーバ22、切替回路253、信号受信部24の経
路で伝送され、各2次局2,2′を宛先とする信
号を各信号受信部24,24′で受信する。
次に、2次局2が送信状態で、他の局が受信状
態のときは、2次局2の信号切替回路253のみ
が上側に接続され、2次局2′の信号切替回路2
53′は下側に接続されている。2次局2の信号
送信部23から送出された送信信号は、トランス
ミツタ21、信号線路3を経由して1次局1に伝
送され、宛先が2次局2′であれば、さらに1次
局1の信号受信部、信号送信部を中継して、信号
線路3、レシーバー22′、信号切替回路25
3′、信号受信部24′に伝送される。同時に、2
次局2では、信号切替部25のオア回路252、
信号切替回路253を経て信号受信部24で自局
送信信号を監視し、自局信号送信部23の故障や
誤動作を検出する。このとき、1次局1が信号受
信可能のとき連続“1”信号が信号線路3、レシ
ーバ22′、信号受信部24′、信号送信部2
3′、トランスミツタ21′、信号線路3、レシー
バ22、反転回路251、オア回路252、信号
切替回路253を経て連続“0”信号となつて信
号受信部24に入力される。
1次局1が、2次局2の送信動作を打切るため
に連続“0”信号を送出すると、信号線路3、レ
シーバ22′、信号切替回路253′、信号受信部
24′、信号送信部23′、トランスミツタ2
1′、信号線路3、レシーバ22、反転回路25
1、オア回路252、切替回路253を経て、連
続“1”信号となつて信号受信部24に入力され
る。これをアポート検出回路241が検出するこ
とにより、信号送信部23の送信を停止する。
2次局2′が送信状態で、他の局が受信状態の
ときでも、前述と同じようにして、信号送出が行
われ、自局で信号送信部の故障と誤動作が検出さ
れる。
このようにして、2次局が信号受信状態では、
信号切替部25は他局からの受信信号を信号受信
部24に入力し、信号送信状態では、信号送信部
23が宛先局に信号送信を行い、かつ信号切替部
25により宛先局への送信信号と1次局1からの
受信信号の反転信号とのオア出力を信号受信部2
4に入力し、1次局1が連続“0”信号を2次局
に送信すると、2次局はアポート信号検出回路に
よつて1次局1からの送信打切りの指示を検出し
て、直ちに自局を信号受信状態に切替えることが
できる。
以上説明したように、本発明によれば、ハイレ
ベル・データリンク制御手順によるデータ伝送を
行う2次局において、信号送信部に故障や誤動作
が発生したとき、自局の信号受信部で直ちにこれ
を検出できるので、信頼性の向上を計れるととも
に、1次局が2次局の送信信号を受けきれなくな
つたとき、あるいは1次局で受信信号の異常を検
出したとき、直ちに2次局の送信を停止させるこ
とができるので、伝送効率の向上が計れる。
【図面の簡単な説明】
第1図はデータ伝送システムの構成図、第2図
は第1図の通信制御装置のブロツク図、第3図は
第1図の端末装置のブロツク図、第4図は従来の
2次局の送受信装置の構成図、第5図は本発明の
2次局用送受信装置の構成図、第6図は第5図の
応用例を示す図である。 1……1次局、2,2′……2次局、3……信
号線路、4……モデム、5……CPU、6……バ
ツフア、7……通信制御部、8……入出力部、9
……伝送制御部、21,21′……トランスミツ
タ、22,22′……レシーバ、23,23′……
信号送信部、24,24′……信号受信部、2
5,25′……信号切替部、251,251′……
信号反転回路、252,252′……オア回路、
253,253′……信号切替回路、241,2
41′……アポート検出回路。

Claims (1)

    【特許請求の範囲】
  1. 1 半二重伝送方式によりデータやコマンド等を
    1次局から2次局に伝送し、レスポンスやデータ
    を2次局から1次局に伝送する伝送システムにお
    いて、信号受信状態では1次局からの出力信号を
    直接上記受信部に入力し、信号送信状態では2次
    局の出力信号と1次局からの出力反転信号とのオ
    ア出力を上記受信部に入力するための信号切替手
    段を設け、信号送信状態には通常1次局から連続
    “1”信号が送出され、このときには2次局送信
    信号を監視し、1次局から連続“0”信号を受信
    したときには2次局の送信を停止することを特徴
    とする信号送受信装置。
JP15519579A 1979-11-30 1979-11-30 Signal transmitter-receiver Granted JPS5678263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15519579A JPS5678263A (en) 1979-11-30 1979-11-30 Signal transmitter-receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15519579A JPS5678263A (en) 1979-11-30 1979-11-30 Signal transmitter-receiver

Publications (2)

Publication Number Publication Date
JPS5678263A JPS5678263A (en) 1981-06-27
JPS6252979B2 true JPS6252979B2 (ja) 1987-11-09

Family

ID=15600563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15519579A Granted JPS5678263A (en) 1979-11-30 1979-11-30 Signal transmitter-receiver

Country Status (1)

Country Link
JP (1) JPS5678263A (ja)

Also Published As

Publication number Publication date
JPS5678263A (en) 1981-06-27

Similar Documents

Publication Publication Date Title
EP0148178B1 (en) Interface arrangements for communication networks
JPH0157860B2 (ja)
US3943348A (en) Apparatus for monitoring the operation of a data processing communication system
JPS6252979B2 (ja)
JPH01273435A (ja) データ伝送システム
JPS5939140A (ja) 通信方式
JPS598451A (ja) 伝送制御装置
JP2557372B2 (ja) 変復調装置
JPH05327743A (ja) データ通信システムの伝送路制御方法
WO1985001626A1 (en) Improved local area network configuration
JPH01227544A (ja) 中継器
JPS6116645A (ja) デ−タ伝送装置
JPH02270444A (ja) 2線全二重/半二重切替装置
JPH0374976B2 (ja)
JPH0399542A (ja) 端末間データ伝送方式
JPH10164112A (ja) 網構成制御方式
JPH0234215B2 (ja)
JPH0145785B2 (ja)
JPH0624329B2 (ja) データー通信方法
JPH0646069A (ja) ループバックテスト装置
JPS58177053A (ja) デ−タ通信システム
JPS6354847A (ja) 通信端末制御方式
JPS6367941A (ja) データ伝送制御方法
JPH0544860B2 (ja)
JPH04124751A (ja) シングルバスアダプタ