JPS6251331A - On-vehicle electronic control equipment - Google Patents

On-vehicle electronic control equipment

Info

Publication number
JPS6251331A
JPS6251331A JP60192219A JP19221985A JPS6251331A JP S6251331 A JPS6251331 A JP S6251331A JP 60192219 A JP60192219 A JP 60192219A JP 19221985 A JP19221985 A JP 19221985A JP S6251331 A JPS6251331 A JP S6251331A
Authority
JP
Japan
Prior art keywords
data
signal line
microprocessors
electronic control
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60192219A
Other languages
Japanese (ja)
Inventor
Kazumichi Tsutsumi
和道 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60192219A priority Critical patent/JPS6251331A/en
Publication of JPS6251331A publication Critical patent/JPS6251331A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain transmission/reception of a data between plural microprocessors inexpensively with a simple structure by connecting the plural microprocessors on one signal line in two-way so as to transmit/receive a signal between the microprocessors and providing a pause period of data transmission so as to synchronize the signal transmission/reception. CONSTITUTION:A signal line 20 connects electronic control equipments 10-13 in two-way via a serial transmission means provided to each microprocessor. An input terminal R and an output terminal T of the serial transmission means are connected respectively to the signal line 20 via transistors (TRs) 34 and 33. As to the data transmission, a desired data is written by a program into a transmission register provided in the inside of a processor 30, the data is outputted at each bit from an output terminal T in time series by the hardware processing in the processor 30 afterward, and as to the reception, when a data is fed at each bit in time series externally (from the signal line 20 in this case), the data is stored in a reception register in the inside of the processor sequentially.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に自動車の内燃機関や変速機等を制御す
る車載用電子制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention particularly relates to an on-vehicle electronic control device that controls an internal combustion engine, transmission, etc. of an automobile.

〔従来の技術〕[Conventional technology]

近年の1イクロプロセツサ技術の発展に伴い、自動車に
おいても例えば内燃機関の制御や変速機の制御、さらに
はインスツルメントノーネルの表示dlKこのマイクロ
プロセッサが使用されており、1台の自動車に多数のマ
イクロプロセッサが塔載されることが一般的となってき
た。従来、これら複数のマイクロプロセッサは互いに関
係することなく、即ち互いにデータの授受を行なうこと
なく独立に機能する様に構成されていたが、自動車全体
の電子制御機能の向上や制御グロダラムの効率化等の観
点からこれら複数の1イクログロセツサ間にてデータの
授受を行ない、互いに結合させることが要望されてお)
、ま九このような装置が提案されている。例えば特開昭
57−155603号公報においては、1イクロプロセ
ツサと入出力回路から成る複数組の電子制御装置と、こ
れらを統括する1個の主マイクロプロセッサから成る装
置が提案されている。また、このように複数のマイクロ
プロセッサを結合させる方式としては従来よシ種種のも
のが提案されておシ、例えばオートメーション第29巻
13号マルチ・マイクロプロセッサの技術動向において
はシステムパスによる結合等多数の方式が紹介されてい
る。
With the recent development of microprocessor technology, this microprocessor is now used in automobiles, for example, to control internal combustion engines, control transmissions, and even display instrument panels. It has become common for devices to be equipped with microprocessors. Conventionally, these multiple microprocessors were configured to function independently without being related to each other, that is, without exchanging data with each other. From this point of view, there is a demand for data to be exchanged between these multiple microgloss setters and to be combined with each other.
, nine such devices have been proposed. For example, Japanese Patent Application Laid-Open No. 57-155603 proposes a device consisting of a plurality of electronic control units each consisting of one microprocessor and an input/output circuit, and one main microprocessor that controls them. In addition, various methods have been proposed for connecting multiple microprocessors in this way; for example, in Automation Vol. method is introduced.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、自動車特に乗用車においてはそれに塔載され
る電子制御装置の価格は他の産業分野のそれと比較して
価格を極めて安価なものとする必要がある。従って、例
えば上記システムパスによる結合等の一般的手法を用い
た場合、装置の価格は自動車用としては極めて高価なも
のとなシ、価格的に自動車への搭載が不可能となってし
まう。
Incidentally, in automobiles, particularly passenger cars, the price of the electronic control device mounted thereon must be extremely low compared to that in other industrial fields. Therefore, if a general method such as the above-mentioned system path connection is used, the device would be extremely expensive for use in an automobile, and it would be impossible to install it in an automobile due to the cost.

また例えば上記特開昭57−155603号公報に示さ
れたように、複数のプロセッサを統括するための主プロ
セツサなるものを新たに用い友場合もその分の価格の上
昇をもたらすという問題がある。さらに、従来よシある
個々の車載用マイクロプロセッサは多くの場合、その処
理能力の限界に近い状態で使用されておシ、従って複数
の!ロセツサ間のデータの授受のために多くの処理を新
たにプロセッサに課することは現実的に問題が多いもの
である。
Furthermore, as disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 57-155603, when a new main processor is used to control a plurality of processors, there is a problem in that the price increases accordingly. Furthermore, conventional individual automotive microprocessors are often used near the limits of their processing power, and thus multiple microprocessors! There are many practical problems in imposing a large number of new processes on the processor for exchanging data between the processors.

この発明は上記の様な問題を解決するためになされ友も
ので、安価かつ、簡易なる手法で複数のマイクロプロセ
ッサを結合することができる車載用電子制御装置を得る
ことを目的とする。
The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to obtain an on-vehicle electronic control device that can connect a plurality of microprocessors at low cost and in a simple manner.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る車載用電子制御装置は、従来よりある複
数の車載用マイクロプロセッサをそれに具備されたシリ
アル伝送手段を介して一本の信号ラインに互いに双方向
に接続し、この信号ラインによシ各マイクロプロセッサ
間のデータの授受を行なうとともに、所定のデータ転送
休止期間を設けてこれによシ各マイクログロセツサ間の
データ授受の同期をとるようにしたものである。
The in-vehicle electronic control device according to the present invention bidirectionally connects a plurality of conventional in-vehicle microprocessors to a single signal line via serial transmission means provided therein, and performs control over this signal line. In addition to exchanging data between each microprocessor, a predetermined data transfer pause period is provided to synchronize data exchange between each microprocessor.

〔作用〕[Effect]

この発明においては、複数のマイクロプロセッサを結合
するのにそのマイクロプロセッサに具備されているシリ
アル伝送手段で行なっているため、これらの結合に際し
て生じるハードウェアの追加が最小限で済み、また各マ
イクロプロセッサ間のデータ授受の同期をデータ転送の
休止期間によってとるようにしたため、そのソフトウェ
アについても必要となる処理プログラムの追加を最小限
に抑えることができる。
In this invention, since multiple microprocessors are combined using the serial transmission means provided in the microprocessors, the addition of hardware that occurs when combining them is minimized, and each microprocessor Since the data transfer is synchronized during the data transfer pause period, the addition of necessary processing programs to the software can be minimized.

〔実施例〕〔Example〕

以下この発明の一実施例による車載用電子制御 。 The following is an in-vehicle electronic control according to an embodiment of the present invention.

装置を図について説明する。The apparatus will be described with reference to the figures.

第1図はその構成を示すブロック図であシ、この実施例
ではマイクロプロセッサの個数を4つとした場合を示し
ている。図において、lO〜13はそれぞれ従来よシあ
る電子制御装置に相当するものであシ、その構成は第2
図に示すようになっている。また、20はこれら電子制
御装置(以下、単に装置と称す)10〜13を該マイク
ロプロセッサに具備されたシリアル伝送手段を介して互
いに双方向に接続する信号ラインである。
FIG. 1 is a block diagram showing the configuration, and this embodiment shows the case where the number of microprocessors is four. In the figure, IO to 13 correspond to conventional electronic control units, and their configuration is similar to that of the second
It is as shown in the figure. Further, 20 is a signal line that bidirectionally connects these electronic control devices (hereinafter simply referred to as devices) 10 to 13 to each other via a serial transmission means provided in the microprocessor.

第2図は上記各装置10〜13の構成を示すブロック図
である。図中、30はシリアル伝送手段ヲ備工たマイク
ロプロセッサであって、出力端子Tはそのデータ送信ポ
ート、入力端子Rはデータ受信ポートである。31は自
動車の例えばスロットル開度等を検出するセンナからの
信号を介する入力インタフェース回路、32は該自動車
の各ア   □クチュエータ等を駆動する出力インタフ
ェース回路である。te、上記シリアル伝送手段の入力
端子R及び出力端子Tはそれぞれトランジスタ34及び
33を介して前記信号ライン20に接続されている。
FIG. 2 is a block diagram showing the configuration of each of the above devices 10-13. In the figure, 30 is a microprocessor equipped with serial transmission means, the output terminal T is its data transmission port, and the input terminal R is its data reception port. 31 is an input interface circuit that receives signals from a sensor that detects, for example, the throttle opening of the automobile, and 32 is an output interface circuit that drives each actuator of the automobile. te, the input terminal R and the output terminal T of the serial transmission means are connected to the signal line 20 via transistors 34 and 33, respectively.

そして上記シリアル伝送の具体的手法は次のよ   □
うになっている。即ち、データの送信についてはグロセ
ツサ内部に備わっている送信用レジスタ(トランスミツ
ト データ レジスタ)に所望のデー   □りをプロ
グラムによシ書き込むことによって、こ   □れよシ
以降プロセッサ内のハード処理によシその   ′デー
タが1ピット毎時系列的に出力端子Tよシ出   ; 力され、また受信については外部(この場合は信   
・号ライン20)よりデータが1ピット毎時系列的に印
加されるとそれが順次プロセッサ内部の受信用レジスタ
(レシーブデータ レジスタ)に格納され、所定ビット
数(例えば8ピツトプロセツサにおいては8ピツト)の
受信が完了すると、プロセッサ内部の所定のフラッグ(
レシーブレジスタ フルフラッグ)がセットされる。
The specific method of the above serial transmission is as follows □
It's becoming a sea urchin. In other words, when transmitting data, the program writes the desired data to the transmit register (transmit data register) inside the grosser. The ' data is output from the output terminal T in time series for each pit, and for reception it is sent to the external (in this case, the
・When data is applied time-sequentially for each pit from line 20), it is sequentially stored in a reception register (receive data register) inside the processor, and a predetermined number of bits (for example, 8 pits in an 8-pit processor) are received. Once completed, a predetermined flag inside the processor (
Receive register full flag) is set.

次にこのように構成された車載用電子制御装置の動作を
第3図に示すタイミングチャートを用いて説明する。こ
の第3図は信号ライン20上のデータ伝送の状態を示し
たものであり、図中、TOにて示す所定のデータ転送休
止期間を経た後、装置lOは予め定められた所定数(図
では4つを例示している)のデータ(0,1,2,3)
をトランジスタ33を介して出力端子Tよシ頑次出力す
る。この所定数のデータの転送が完了すると次に装置1
1が同様に所定数(図では5つを例示している)のデー
タ(θ〜4)を転送し、以降装置12、   及び装置
13が同様にして該信号ライン20上にデータを転送す
る。この信号ライン20上のデータはトランジスタ34
を介して各プロセッサ30の入力端子Rよシ読み込まれ
る。各プロセッサ30は、それに備わっているタイマ機
能(計時機能)によりこのデータ転送の間隔を常時観測
しておシ、その間隔が図中T1にて示されるデータが連
続的に転送されている期間の間隔よシも所定期間以上長
い場合、それを上記データ転送休止期間TOと判定し、
その次に転送される最初のデータを装置10からの1個
目のデータ0と判断して、以降順次該信号ライン20上
に転送されるデータの個数をカウントし、そのカウント
値に応じてデータの   □授受を行なう。例えば装置
11の場合、上記のようにしてデータ転送休止期間TO
を検出した後、以降データ個数をカウントしその個数が
4個以内   □の時は装置10からの転送データと判
断し、この4個のデータのカウントを終了した後に該装
置11自身の所定のデータ(0〜4)を順次該ライン2
0上に転送する。このようにしてデータ個数をカウント
しているので、すべての装置lO〜13は現在該ライン
20上にあるデータがどの装置からの何個目のデータで
あるかを知ることが出来、従ってそのデータが装置自身
にとって必要である場合にはそのデータを該装置自身の
メモリに格納する等の処理を行なうことができる。以上
のようにしてすべての装置10〜13からのデータ転送
が完了すると、これら−装置10〜13はすべてそのデ
ータ転送動作を前記所定期間TO停止した後、以降上記
一連のデータ授受処理を巡回的に行なっていく。尚該デ
ータ転送休止期間TOは、データ転送間隔T1よシ長く
設定されている。
Next, the operation of the in-vehicle electronic control device configured as described above will be explained using the timing chart shown in FIG. This FIG. 3 shows the state of data transmission on the signal line 20, and after a predetermined data transfer suspension period indicated by TO in the figure, the device lO transmits a predetermined number of data transfers (in the figure, data (0, 1, 2, 3)
is output through the transistor 33 to the output terminal T. When the transfer of this predetermined number of data is completed, the device 1
Similarly, device 12 and device 13 transfer data onto the signal line 20 in the same manner. The data on this signal line 20 is transferred to the transistor 34.
The data is read from the input terminal R of each processor 30 via the input terminal R of each processor 30. Each processor 30 constantly monitors the interval of this data transfer using its own timer function (timekeeping function), and the interval is the period during which data is continuously transferred, indicated by T1 in the figure. If the interval is longer than a predetermined period, it is determined that this is the data transfer suspension period TO,
The first data transferred next is determined to be the first data 0 from the device 10, and the number of data sequentially transferred to the signal line 20 is counted from then on, and data is transferred according to the count value. □Give and receive. For example, in the case of the device 11, the data transfer suspension period TO is
After detecting , the number of data is counted, and if the number is 4 or less, it is determined that the data is transferred from the device 10, and after counting these 4 data, the device 11 transfers its own predetermined data. (0 to 4) sequentially on the line 2
Transfer on 0. Since the number of data is counted in this way, all the devices 10 to 13 can know which device and what number of data the data currently on the line 20 is. If the data is necessary for the device itself, processing such as storing the data in the device's own memory can be performed. When the data transfer from all the devices 10 to 13 is completed as described above, all of these devices 10 to 13 stop their data transfer operations for the predetermined period TO, and thereafter perform the above series of data exchange processing in a cyclical manner. I will go to Note that the data transfer suspension period TO is set longer than the data transfer interval T1.

次に各マイクロプロセッサ30のプログラム処理の手順
の一例を第4図に示すフローチャートに従って説明する
。この例では、プロセッサ30の入力端子Rよシデータ
が受信され、その受信完了を示す前記フラッグ(レシー
ブレジスタフルフラッグ)がセットされるごとに割込が
発生する構成となっている。図中メイン処理のルーチン
では前記データ個数をカウントする為のカウンタをゼロ
にクリアした後、以降従来からの制御処理、例えば機関
のアイドル回転数の制御処理等を行なう。この処理過程
において前記信号ライン20よりデータが受信されると
前述したように割込が発生し、図中の割込処理ルーチン
が実行される。この割込処理ルーチンにおいては、まず
データ転送間隔の判定が行なわれる。この判定は、例え
ばマイクロプロセッサ30内に備わっているタイマレジ
スタ(計時用レジスタ)を参照することによシ行なわ 
  ゛れる。この判定の結果、転送間隔が前記データ転
送間隔Tlよυも長ければカウンタはゼロにクリ   
 アされ、そうでなければインクリメント(l加算)さ
れる。即ち、前記データ転送休止期間TOにおいてカウ
ンタはゼロにクリアされ、以降データが1つ受信される
ごとに1カウントアツプされる。
Next, an example of the program processing procedure of each microprocessor 30 will be explained according to the flowchart shown in FIG. In this example, an interrupt is generated each time data is received from input terminal R of the processor 30 and the flag (receive register full flag) indicating completion of reception is set. In the main processing routine shown in the figure, after the counter for counting the number of data items is cleared to zero, conventional control processing, such as control processing of the idle speed of the engine, etc., is performed. During this process, when data is received from the signal line 20, an interrupt occurs as described above, and the interrupt processing routine shown in the figure is executed. In this interrupt processing routine, first, a data transfer interval is determined. This determination may be made, for example, by referring to a timer register (timekeeping register) provided within the microprocessor 30.
I can do it. As a result of this determination, if the transfer interval is longer than the data transfer interval Tl by υ, the counter is cleared to zero.
If not, it is incremented (l is added). That is, the counter is cleared to zero during the data transfer suspension period TO, and thereafter is incremented by one every time one piece of data is received.

次にこのカウンタのカウント値に応じて受信され友デー
タが装置自身にとって必要なもの、例えば機関回転数情
報等であればそれを前記レシーブデ。
Next, if the friend data received according to the count value of this counter is necessary for the device itself, such as engine rotation speed information, it is sent to the receive device.

−タ レジスタより読みとりメモリにストアしてお  
  “く。尚、いずれの装置から送られてくる何個目の
データがどの種のデータであるかは、予め装置間で取り
決められておシ、例えば、装置10から送られてくる3
個目のデータ2はスロットル開度情報である、といった
ように予めプログラムされている。次に、該カランタの
カウント値に応じ次のデータがその装置自身が転送すべ
き場合であれば、上記のように予め定められた所定のデ
ータをライン20上へ転送する。例えば装置11におい
て、装置lOがらの4個目のデータ3を受信し念後は、
次に自身の1個目のデータを前記トランスミツトデータ
 レジスタに書き込むことにより転送する。
– Read from the data register and store it in memory.
Note that the number of pieces of data sent from which device and the type of data is determined in advance between the devices.
The data 2 is programmed in advance as throttle opening information. Next, if the next data is to be transferred by the device itself according to the count value of the counter, predetermined data is transferred onto the line 20 as described above. For example, in the device 11, after receiving the fourth data 3 from the device IO,
Next, the first data is transferred by writing it to the transmit data register.

以上の処理を実行した後割込処理は終了する。尚、装置
10は他の装置11,12.13とは異なり前記データ
転送休止期間TOの後最初のデータを転送する必要があ
り、その為の処理ルーチンが第4図に示した各処理ルー
チンの他に付加されている。即ち装置10においては、
装置13からの最後のデータ5を受信した後、所定時間
TOを経て1個目のデータOを転送する処理プログラム
が付加されている。
After executing the above processing, the interrupt processing ends. Note that, unlike the other devices 11, 12, and 13, the device 10 needs to transfer the first data after the data transfer suspension period TO, and the processing routine for this purpose is the same as each processing routine shown in FIG. added to others. That is, in the device 10,
A processing program is added that transfers the first data O after a predetermined time TO after receiving the last data 5 from the device 13.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、複数のマイクロプロセ
ッサを、それに具備されたシリアル伝送手段を介して一
本の信号ライン上に互いに双方向に接続して、各マイク
ロプロセッサ間の信号の授受を行ない、かつその信号授
受の同期をデータ転送の休止期間を設けることで行なう
よう構成したので、各マイクロプロセッサ間を結合する
のに際して生じるハードウェア、ソフトウェアの追加が
極めて少なく、簡易な構造で安価に複数のマイクロプロ
セッサ間のデータの授受が行なえる車載用電子制御装置
が得られる効果がある。
As described above, according to the present invention, a plurality of microprocessors are bidirectionally connected to one signal line via the serial transmission means provided therein, and signals are exchanged between each microprocessor. The structure is configured so that the signal transmission and reception is synchronized by providing a pause period for data transfer, so the addition of hardware and software that is required when connecting each microprocessor is extremely small, and the structure is simple and inexpensive. This has the effect of providing an on-vehicle electronic control device that can exchange data between a plurality of microprocessors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による車載用電子制御装置
の構成を示す!四ツ2図、第2図は同車載用電子制御装
置における電子制御装置の構成を示すブロック回路図、
第3図は同車載用電子制御装置におけるデータ伝送の状
態を示すタイミングチャート、第4図は同データ伝送の
処理の手順を示すフローチャートである。 10.11,12,13・・・電子制御装置、20・・
・信号ライン、30・・・マイクロプロセッサ、31・
・・入力インタフェース回路、32・・・出力インタフ
ェース回路。 尚、図中同一符号は同一または相当部分を示す。
FIG. 1 shows the configuration of an in-vehicle electronic control device according to an embodiment of the present invention! Figure 4, Figure 2 is a block circuit diagram showing the configuration of the electronic control device in the vehicle-mounted electronic control device;
FIG. 3 is a timing chart showing the state of data transmission in the in-vehicle electronic control unit, and FIG. 4 is a flowchart showing the procedure of data transmission processing. 10.11,12,13...Electronic control device, 20...
・Signal line, 30...Microprocessor, 31・
...Input interface circuit, 32...Output interface circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] シリアル伝送手段を具備し、予め番号の付された複数の
マイクロプロセッサを備え、この複数のマイクロプロセ
ッサを該シリアル伝送手段を介して一本の信号ラインに
互いに双方向に接続してなる車載用電子制御装置であつ
て、上記複数のマイクロプロセッサが、所定のデータ転
送休止期間の後それぞれ上記番号に応じて順次所定数の
データを上記信号ライン上に転送するとともに、該信号
ライン上の上記データ転送休止期間からのデータの個数
をカウントし、かつ上記番号に応じて予め定められた所
定のデータを上記信号ライン上から採り込み、以降これ
ら一連のデータ転送休止に引き続くデータ授受の動作を
巡回的に行なうようにしたことを特徴とする車載用電子
制御装置。
An on-vehicle electronic device comprising a serial transmission means, a plurality of pre-numbered microprocessors, and the plurality of microprocessors bidirectionally connected to one signal line via the serial transmission means. In the control device, the plurality of microprocessors sequentially transfer a predetermined number of data onto the signal line in accordance with the respective numbers after a predetermined data transfer suspension period, and transfer the data on the signal line. The number of pieces of data from the pause period is counted, and predetermined data determined in advance according to the above number is taken from the signal line, and thereafter, the data transfer operation that follows these series of data transfer pauses is performed cyclically. An in-vehicle electronic control device characterized by:
JP60192219A 1985-08-29 1985-08-29 On-vehicle electronic control equipment Pending JPS6251331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60192219A JPS6251331A (en) 1985-08-29 1985-08-29 On-vehicle electronic control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60192219A JPS6251331A (en) 1985-08-29 1985-08-29 On-vehicle electronic control equipment

Publications (1)

Publication Number Publication Date
JPS6251331A true JPS6251331A (en) 1987-03-06

Family

ID=16287643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60192219A Pending JPS6251331A (en) 1985-08-29 1985-08-29 On-vehicle electronic control equipment

Country Status (1)

Country Link
JP (1) JPS6251331A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385942A (en) * 1989-08-30 1991-04-11 Aiwa Co Ltd Bidirectional communication equipment
JPH03226046A (en) * 1990-01-30 1991-10-07 Nec Corp Monitoring device
US6151306A (en) * 1997-03-12 2000-11-21 Yazaki Corporation Vehicle multiplex communication system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399710A (en) * 1977-02-10 1978-08-31 Mitsubishi Electric Corp Signal transmission circuit
JPS5761362A (en) * 1980-09-30 1982-04-13 Nissan Motor Co Ltd Transmitter/receiver unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399710A (en) * 1977-02-10 1978-08-31 Mitsubishi Electric Corp Signal transmission circuit
JPS5761362A (en) * 1980-09-30 1982-04-13 Nissan Motor Co Ltd Transmitter/receiver unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385942A (en) * 1989-08-30 1991-04-11 Aiwa Co Ltd Bidirectional communication equipment
JP2562207B2 (en) * 1989-08-30 1996-12-11 アイワ株式会社 Two-way communication device
JPH03226046A (en) * 1990-01-30 1991-10-07 Nec Corp Monitoring device
US6151306A (en) * 1997-03-12 2000-11-21 Yazaki Corporation Vehicle multiplex communication system

Similar Documents

Publication Publication Date Title
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
US5128666A (en) Protocol and apparatus for a control link between a control unit and several devices
JPS6251331A (en) On-vehicle electronic control equipment
JPH0869421A (en) Data transmission method of real-time data processing system
US20030172233A1 (en) Plural station memory data sharing system
JP3503321B2 (en) Data transmission device
JP3267646B2 (en) Data communication device
JPS60138635A (en) Data buffer
SU1262511A1 (en) Interface for linking two electronic computers
JPS61138357A (en) Information transfer system between processors
SU1605273A1 (en) Multichannel data acquisition device
JPS60138636A (en) General-purpose pipeline arithmetic device
JPS61105150A (en) Information transfer circuit
Takai et al. Development of Diagnostic Data Link Protocol
JPH0681130B2 (en) Communication device for automobile micro computer
JPH07168727A (en) Fault detecting system of io system
JPH05128279A (en) One-chip microcomputer
JPH02211571A (en) Information processor
JPS5951640A (en) Method for transmitting data between microcomputers
JPH07117935B2 (en) Interrupt detection method
JPH03154546A (en) Data transfer control system
JPS59138147A (en) Data transmitter
JPS60237562A (en) Control system for data transmission and reception
SU572777A1 (en) Control system for computer interfacing
JPS61289792A (en) Program control type general-purpose highway testing device