JPS62501656A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ？　ルｆ　７’ロセツサシステム 公知技術水準 本発明は請求範囲第１項記載の糧類によるマルチプロセッサシステム全前提とす る。

米国特許明細曹第４１６４７８７号から、２つのプロセッサがマルチプレクサに 、当該マルチプレクサがその時々に１つのプロセッサのアドレスメモリおよびデ ータバス全体を１つの共通のメモリに接続するように接続されたマルチプロセッ サシステムがすでに公知である。そのさいマルチプレクサはクロック発生器に同 期して規則的に切！ｌｌ換えられるので、アクセスのために一定の切換周波数で の時間多重タイミング動作が生じる。

このマルチプロセッサシステムの欠点は一１！さに同期が固定的なことであり、 そのためプロセッサはクロック発生器の半クロツク周期よｐも長い時間中断なし に（連続的に）メモリにアクセスすることができない。

それゆえプロセッサのプログラグラムに費用のかさむプロセッサ間（手順）が必 要である。たとえばインタラブド制御に関して、比較的長いプログラムの正確な 処理実行？保証するためにである。さらに、それぞれのプロセッサにすぐ続いて マルチプレクサの切り換えが行なわれることを報知するため、ノ１−ドウエア回 路が必要である。固定的な切換え周波数によってメモリのアドレスおよびデータ のバスの休止時間が効果的に短縮される。なぜならば、切換え後の立上り移行時 間中は信号はバス線にてアクセスが不可能だからである。

本発明の利点 それに比して、請求範囲第１項に記載の特徴を有する本発明によるマルチプロセ ッサシステムは、共通のメモリにプロセッサが妨害されることなくアクセスする ことができ、そのメモリは優先順位の高い方のプロセッサのアクセスリクエスト によってのみインタラシトされるという利点に！する。このようにまたプロセッ サの時間のかかる処理も中断な〈実施できる。共通のメモリを介してプロセッサ を非同期に結合することによって、プロセッサ間の迅速なデータ交換が可能であ る。マルチプレクサには固定的なりロック周波数が供給されないからである。０ のマルチプレクサはデータのメモリへの伝送の終了直後に切換えできるので、次 のプロセッサは記憶させたデータを読むことができる。プロセッサの諸要求に結 合をこのように適合させることによって、本発明によるマルチプロセッサシステ ムの総処理量（能カンおよび能率がいちじるしく向上する。

請求範囲第２項から第８項までによって本発明によるマルチプロセッサシステム のとくに好適な実施態様が示されている。とくに簀単な仕方で個々のプロセッサ に対する優先順位割当て指定が実施されるのは、少なくとも共通のメモリに対す るプロセッサのメモリアクセス信号（読み、杏き、チップセレクト）またはマル チフ０レクサ選択信号がプライオリティ−・エンコーダに供給されるばあいであ る。これらの信号によって十分かつとくに簡単な基礎がプライオリティ−・エン コーダの選択論理に対して与えられる。優先順位が低いプロセッサの記録、ロー ソク装置がとくべつな安全性、確実度を提供するのは、２つのプロセッサが同時 にメモリとマルチプレクサにアクセスしようとし、信号が−とくに共通のメモリ のアドレス線でｍ−まだ立ち上が９過振動で起こ、してないばあいである。０れ によってメモリでの不明確な記録書込動作が阻止される。

本発明によるマルチプロセッサシステムの回路技術的費用にとくに有利なのは、 プロセッサと共通のメモリのアドレス・バスとの接続がマルチプレクサによって トリガ可能なアドレスメモリを介してなされているばあい、さらにプロセッサと 共通のメモリのデータ・バスとの接続がマルチプレクサによってトリガ可能なト ランシーバを介してなされているばあいである。それによって必要な線路の数が 大幅に減少し、当該システムの故障発生率が低下する。マルチプレクサの回路技 術的費用も同じく減少する。プロセッサの割当て配属のためにアドレスメモリお よびトランシーバのトリガ線を接続するだけでよいからである。

図面 本発明の実施例は図面７に示してあり、以下でこれを詳細に説明する。

唯１つの図は自動車の制御装置として噴射の制御に使用する２つのプロセッサを 有するマルチプロセッサシステムを示す。

実施例の説明 図には２つのマイクロプロセッサ１，２が示してあり、その中の第１のマイクロ プロセン′ｖ１はマスタプロセッサであシ、第２のマイクロプロセッサ２はスレ ーブプロセッサである。プロセッサ１．２はその時々にマルチプレクサ３および 共通のメモリ４に接続されている。そのさいプロセッサ１はアドレスメモリ５を 介して、プロセッサ２はアドレスメモリ６を介してメモリ４のアドレス・バス、 ４１に接続されている。メモリ４のデータ・バス４２にはプロセッサ１がトラン シーバ７を介して、プロセッサ２はトランシーバ８を介して接続されている。プ ライオリティ−・エンコーダ９がプロセッサ１およびプロセッサ２をマルチプレ クサ３に接続する。記録ロック装置１０がプロセッサ２とマルチプレクサ３との 間に挿入されている。

マスタプロセッサ１はボート１でバス５１に接続され、これはアドレスメモリ４ およびトランシーバ７に通じている。出力側ＡＬＥ　１（Ａｄｒｅｓｓ　Ｌａｔ ｃｈ　Ｅｎａｂｌｅ　）（アドレス　ラッチ　イネーブル）への信号によって、 メモリ６およびトランシーバ８に通じている。出力６側ＡＬＥ　２への信号によ ってアドレスメモリ６は線路６３を介して作動される。アドレスメモリ５．６の 出力側はアドレスバス４１を介して共通のメモリ４のアドレス入力ｆｉｌｊＡに 接続されている。当該データはトランシーバ７．８と共通のメモリ４との間に挿 入されているデータ・バス４２を介して伝送される。マスタプロセッサ１の記録 信号ＷＲ１および読取り信号ＲＤ１はマルチプレクサ３に送られる。スレーブプ ロセッサ２の読取多信号ＲＤ２も同じくマルチプレクサ３に送られ、一方記録信 号ＷＲ２は記録ロック装置１０に送られ、これがそれに代って記録信号ＷＲ２” ｔマルチプレクサ３に送る。マスタプロセッサ１のマルチプレクサ選択信号ＭＳ Ｉおよびスレーブプロセッサ２のＭＳ２はプライオリティ−・エンコーダ９に送 られるが、これは線路９１を介してマルチプレクサ３を作動し、線路９２を介し て記録ロック装置１０およびスレーブプロセッサ２の入力ＢＵＳＹにアクセスす る。マルチプレクサ３は線路７１ないしは８１會介して、トランシーバ７ないし は８會、線路５２ないしは６２を介してアドレスメモリ５ないし６を制御する。

さらに線路４３ｔ−介してメモリ４はマルチプレクサ３によって制御される。

この２プロセツサシステムは、マスタプロセッサ１が作動データ１１會内燃機関 から得る自動車用制御装置に使われている。回転数ｎ１負荷りおよび温度Ｔから マスタプロセッサ１は内燃機関の点火全制御し、噴射の制御指令データを計算す る。スレーブプロセッサ２は噴射装置１２の制御に用いられ、そのさい′０のプ ロセッサ２は内燃機関のシリンダごとに必要な噴射量を連続的に適正な噴射時間 に調量する。そのため内燃機関から運転データ１３、たとえばガソリンポンプの 供給圧力を得る。

マスタプロセッサ１とスレーブプロセッサ２との間の共通のメモリ４を介しての 接続はそのさい制御指令の伝送および運転データの相互伝送に用いられる。この 接続は、スレーブプロセッサ２がまったく存在しないかのようにマスタゾロセッ サ１が共通のメモリ４にアクセスできるように形成されている。スレーブプロセ ッサ２はそれに反して共通のメモリ４へのアクセスのきいにはしゃ断されるか、 またはマスタプロセッサ１がアクセスを行なうとはじめてそのアクセスがまった く不可能になる。

データがマスタプロセッサ１から共通のメモリ４に伝送されるばあいには、まず 第１に信号Ｍａｌによってマルチプレクサ３がプライオリティ−・エンコーダ９ を介して作動され、メモリ場所のアドレスがボートＰ１に置かれる。信号ＡＬＥ １の投入によって線路５２を介してアドレスメモリ５のトリガの後に、アドレス はアドレスメモリ５に供給され、信号ＡＬＥ　１の取９消しによってそこに保留 される。次にボートＰ１にデータが投入され、導線７１′ｔ−介してトランシー バ７がマルチプレクサ３によって作動される。データはボートＰ１からトランシ ーバ７に送られるが、その伝送方向は信号ＲＤＩによって決定される。次に線路 ４３の信号によってメモリ４は記録がトリガされる。メモリ４れるデータはメモ リ４０当該アドレスに記録することカテキる。マスタプロセッサ１による読取り 動作は記録動作と同等の仕方で行なわれる。

マスタプロセッサ１が信号ＭＳ１によってマルチプレクサ３を作動してメモリ４ にアクセスを行なわせると、まず第１にプライオリティ−・エンコーダ９が応動 ゼしめられる。このエンコーダ９は記録ロック装置１０への信号を形成し、それ によりマルチプレクサ３へのスレーブプロセッサ２−の記録アクセスが中断され るか、またはそれ以降のアクセスリクエストがしゃ断される。そのためこの信号 はスレーブプロセッサ２へのＢＵＳＹ　（ビジーン入力に送られる。この入力は スレーブプロセッサ２によって共通のメモリ４へのアクセスの後ごとにインタロ ゲートされる。そこにプライオ１ノティー、エフ：Ｉ−ダ９の信号が印加されて いるばあいには、記録ロック装置１０がふたたびトリガされと同時に、アクセス はくり返される。

マスタプロセッサ１が作用状態でないばあいには、スｖ　−７”　７’ロセンサ ２はメモリ４へのアクセスを阻止されることがなく、そのさいアドレスメモリ６ およびトランシーバ８での動作経過は、マスタプロセッサ１によるアクセス時の アドレスメモリ５およびトランシーバ７での動作経過と完全に一致する。しかし メモリ４への連続的アクセスの際に、マスタプロセッサ１が作用状態になると、 信号ＭＳ１によって直にプライオリティ−・エンコーダ９が作動され、記録ロッ ク装置１０が作動接続される。同時にマルチプレクサ３はアドレスメモリ６およ びトランシーバ８のトリガｒキャンセルし、したがって共通のメモリ４のバス４ １．４２に通じるそれらの入力側ないしは出力ｆｌｌｊは高抵抗状態になる。Ｂ ＵＳＹ入力の信号によって０のことはスレーブプロセッサ２に対して、それによ って情報が失われないように適時に知らされる。マスタプロセッサ１によるアク セスの間スレーブプロセッサ２はそのしゃ断されたアクセスｉ　１．　ＢＵＳＹ 信号がキャンセルされるまでくり返す。

本発明がここに選んだ実施例に限定されないことはもちろんである。同じように ２つより多くのプロセッサ全１つの共通のメモＩＪ　ｋ介して結合することもて きる。そのばあいにはプロセッサごとにアドレスメモリおよびトランシーバが割 当て配属され、それらは共通のマルチプレクサによって制御される。そのばあい プライオリティ−・エンコーダが優先順位の低いプロセッサが共通のメモリにア クセスするのを、優先順位の高いプロセッサがそれにアクセスしたばあいに阻止 する。さらにどの制御信号が印加されるのか、たとえばゾロセッサの別々の記録 および読取り信号が存在するするのかはまったく使用される構成素子の種類に左 右されるので、したがって同期的に動作したり共通のメモリへの非同期のアクセ スが行なわれたシする。同様に、構造の異るプロセッサを本発明による手段で共 通のメモリ？介して相互に接続することが可能でちる。

マルチプレクサおよびプライオリティ−・エンコーダは個別（離散的）論理で設 、けておくことができ、それはハードウェア的に各ゾロセッサに配属されるがま たソフトウェアｄＪに実現可能でもある。コントロール（チェック）バイトの交 換によってプロセッサ相互の制御が可能である。これに適した構成素子の使用に よって、本発明によるマルチプロセッサシステムはさらに簡単にでき、とくにア ドレスメモリは、共通のメモリがすでにアドレスメモリに！するばδいＫは省く ことができる。

国際調査報告 ＡＦＩＮＥＸＴｏｒＨＥＩＮＴＥＲＮＡＴｒＯＮ、へＬＳＥＡＲＣＨＲＥＰＯＲ ＴＯＮ１８人昭６２−５０１Ｇ５６　（５）

Claims (8)

【特許請求の範囲】
1. １．少なくとも２つのプロセッサ（１，２）、１つの共通のメモリ（４）および 該共通メモリ（４）へのプロセッサのアクセスを可能にするための１つの共通の マルチプレクサ（３）を有するマルチプロセツサシステム、例えば自動車用の制 御装置システムにおいて、優先順位が比較的に高いプロセツサ（１）が前記共通 のメモリ（４）にアクセスすると当該共通のメモリ（４）へのプロセッサ（２） のアクセスがしや断または阻止されることを特徴とするマルチプロセッサシステ ム。
2. ２．プロセッサ（１，２）の優先順位割当指定が共通のプライオリテイー・エン コーダ（９）によつて行なわれ、このエンコーダに少なくともマルチプレクサ選 択信号（ＭＳ１，ＭＳ２）が供給されている、請求範囲第１項記載のマルチプロ セツサシステム。
3. ３．プラィォリテイー・エンコーダ（９）に少なくともプロセッサ（１，２）の メモリアクセス信号が供給されている、請求範囲第１項記載のマルチプロセツサ システム。
4. ４．優先順位の高いプロセッサ（１）が共通のマルチプレクサ（３）にアクセス したばあい、記録ロック装置（１０）が共通のマルチプレクサ（３）へのプロセ ッサ（２）のアクセスをしや断または阻止する、請求範囲第１項から第３項まで のいずれかに記載のマルチプロセッサシステム。
5. ５．プロセッサ（１，２）が共通のメモリ（４）へのアクセスのさいアドレスを アドレスメモリ（５，６）に記録し、マルチプレクサ（３）がアドレスメモリ（ ５，６）から共通のメモリ（４）へのアドレスの転送をトリガする（５２，６２ ）、請求範囲第１項から第４項までのいずれかに記載のマルチプロセツサシステ ム。
6. ６．プロセッサ（１，２）が共通のメモリ（４）にアクセスのさいにデータをト ランシーバ（７，８）を介して送るかまたは受取り、マルチプレクサ（３）がト ランシーバ（７，８）をトリガする請求範囲第１項から第５項までのいずれかに 記載のマルチプロセツサシステム。
7. ７．優先順位のもっとも高いプロセッサ（１）が内燃機関の運転データを受取り 、優先順位がそれより低いプロセッサ（２）が内燃機関を制御し、とくに噴射時 期および噴射量を計算し、それに基づいて内燃機関の噴射装置を制御し、優先順 位の低いプロセツサ（２）が制御のための制御指令データを共通のメモリ（４） を介して優先順位のもつとも高いプロセッサ（１）から受取る、請求範囲第１項 から第６項までのいずれかに記載のマルチプロセッサシステムを有する内燃機関 の制御装置。
8. ８．優先順位の低いプロセッサ（２）が内燃機関の運転データ（１３）を受取り 、優先順位がもつとも高いプロセッサ（１）に共通のメモリ（４）を介して伝送 する請求範囲第７項に記載の制御装置。