JPS6249793B2 - - Google Patents

Info

Publication number
JPS6249793B2
JPS6249793B2 JP54086667A JP8666779A JPS6249793B2 JP S6249793 B2 JPS6249793 B2 JP S6249793B2 JP 54086667 A JP54086667 A JP 54086667A JP 8666779 A JP8666779 A JP 8666779A JP S6249793 B2 JPS6249793 B2 JP S6249793B2
Authority
JP
Japan
Prior art keywords
circuit
video signal
output
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54086667A
Other languages
English (en)
Other versions
JPS5610784A (en
Inventor
Noryuki Yamashita
Kazuo Yamagiwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8666779A priority Critical patent/JPS5610784A/ja
Publication of JPS5610784A publication Critical patent/JPS5610784A/ja
Publication of JPS6249793B2 publication Critical patent/JPS6249793B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明は映像信号の処理回路に関する。
ヘリカル走査形VTRにおいて、キユー、レビ
ユー、スロー、スチル、リバース等の異速度再生
のときには、複数のトラツクにまたがつた状態で
再生が行われる。このときトラツク間で水平同期
信号の記録位置にずれがあると、部分的に水平同
期が乱れる。従つて走査トラツクが変わるごとに
再生ビデオ信号の位相を合わせる操作が必要にな
る。
第1図は従来から知られている再生ビデオ信号
の位相を合わせるためのビデオ信号処理回路のブ
ロツク図である。この処理回路が適用される
VTRでは、走査トラツクが変わるごとに水平同
期信号にほぼ0.5Hの位相差が生ずるのでこれを
補正するようになつている。第1図において、再
生ビデオ信号は、切換スイツチ回路8の固定接点
8aに直接供給されると共に、0.5H(H:水平
走査区間)の遅延線3を通る経路を経て固定接点
8bに供給される。従つてスイツチ回路8の可動
接点端子8cからは0.5Hだけ互に位相の異なる
2つのビデオ信号を選択して得ることができる。
このスイツチ回路8は再生水平同期信号H−
SYNCの位相を検出する検出回路9の出力でもつ
て制御される。遅延線3に供給されるビデオ信号
は、色副搬送波の周波数cを周波数3逓倍器1
で3cに逓倍したキヤリアでもつて、振幅変調
器2において振幅変調されてから、遅延線3を通
り、輝度レベル調整用のボリユーム4を経て復調
器(5)で復調される。復調キヤリアは周波数3逓倍
器1の出力を位相シフト回路7で位相調整してか
ら復調器5に供給される。復調されたビデオ信号
はクロマレベル調整用のボリーム6を通つてスイ
ツチ回路8の固定接点に供給される。
第1図の処理回路においては、遅延線3を含む
信号系を通つたビデオ信号は、振幅変調器2、遅
延線3、復調器5を通る際にレベル変動及び歪が
生じているので、スイツチ回路8でこの信号と原
ビデオ信号とを切換えて再生画面を形成するとフ
リツカが生じる。なお遅延線3を含む系を通る信
号の振幅はボリユーム4,6で或る程度補償する
ことができるが、調整工数が増える上に、振幅調
整によつてビデオ信号のペデスタルレベルが変動
し、原ビデオ信号と完全に一致させることが困難
であり、また経時変化があるため再調整する必要
が生ずる。
本発明は上述の問題点にかんがみてなされたも
のであつて、遅延線を含む信号系を通つた信号と
原信号とのレベルを自動制御して画面にフリツカ
が生じないようにすることを目的とする。
以下本発明の実施例を図面を参照して説明す
る。
第2図は本発明の一実施例を示す再生ビデオ信
号処理回路のブロツク図である。第2図におい
て、第1図と同様に周波数3逓倍器1の出力がバ
ンドパスフイルタ12を経て振幅変調器2にキヤ
リアとして供給され、この振幅変調器2におい
て、再生ビデオ信号を変調信号として上記キヤリ
アが振幅変調される。変調器2の出力の変調波
は、切換スイツチ回路8の固定接点端子8aに直
接供給されるラインと、0.5Hの遅延線3及び調
整アンプ13を通つて固定接点端子8bに供給さ
れるラインとに分岐される。スイツチ回路8の出
力は、復調器5において復調され、外部に導出さ
れる。従つて、復調器5の出力に関しては、遅延
線3を通る信号及び通らない信号共、変調器2及
び復調器5を通るので、両信号ともほぼ同じ歪を
受け、再生画面のフリツカが軽減される。
スイツチ回路8に供給される切換制御信号Sc
は検出回路9において形成される。再生ビデオ信
号から分離された水平同期信号は、その2倍の発
振周波数の2HVCO21に供給され、ここから
周波数が2HH:水平周波数)の発振出力が
得られる。VCO21の出力は、1/2分周器22で
周波数がHの互に逆相の基準パルスに変換さ
れ、ゲート回路23,24に供給される。ゲート
回路24,24には再生水平同期信号H−SYNC
が供給されているので、走査トラツクが変更され
て再生水平同期信号の位相が0.5H変化すると、
次段のフリツプフロツプ25の状態を定めていた
ゲート回路23,24の何れか一方の出力が
“1”から“0”となり、他方の出力が“1”に
なる。これによつてフリツプフロツプ25が反転
する。フリツプフロツプ25の出力は切換制御信
号Scとしてスイツチ回路8に供給されるので、
その可動接点が切換えられ、これによつてビデオ
信号の0.5Hの位相変化分が補償されて、水平位
相の連続性が保たれる。
また第2図の実施例においては、復調器5の出
力を均一にするためのAGCループが設けられて
いる。即ち、復調器5の出力のシンクチツプレベ
ルと所定の基準電圧Ecとをコンパレータ14で
比較し、その比較出力を切換スイツチ回路15を
介してコンデンサ16,17に供給してこれを保
持するようにしている。コンデンサ16,17の
保持電圧は、スイツチ回路18を介して周波数3
逓倍器1にレベル検出信号(或はAGC電圧)と
して供給され、このレベル検出信号に応じて逓倍
器1の出力のキヤリアの振幅が制御される。スイ
ツチ回路15,18は、遅延線3を通つたビデオ
信号と通らないビデオ信号との夫々のレベル検出
信号を各別にコンデンサ16,17に保持させ、
またレベル検出信号の夫々を各別に逓倍器1に供
給するためにスイツチ回路8と連動して動作され
る。
この結果、AGCループのレベル検出信号に応
じて逓倍器1の出力のキヤリアの振幅が制御さ
れ、これによつて復調器5の出力レベルが均一と
なるように変調器5の出力の変調波の振幅が調整
される。従つて遅延線3における損失、アンプ1
3のゲイン変動等が生じても、スイツチ回路8の
切換によつて復調器5の出力にレベル変動が生ず
ることがない。また変調器2に供給されるキヤリ
アに回路のドリフトによるレベル変動が生じて
も、この変動分はAGCループで補償される。故
に再生画面のフリツカーを軽減することができ
る。
なおコンパレータ14の基準電圧Ecを変化さ
せることによつて、逓倍器1の出力のキヤリアの
レベルを調整することができ、これによつて、復
調器5の出力のビデオ信号のレベル(輝度レベ
ル)を調整することができる。また変調器2にお
いて、ビデオ信号で3c(10.7MHz)のキヤリ
アを変調しているので、変調器2の出力のクロマ
信号は2c(7.2MHz)に周波数変換されてい
る。従つて調整アンプ13の可変抵抗19を調整
して、アンプ13の7.2MHz付近の周波数特性を
調整すれば、復調器5の出力のクロマレベルを調
整することができる。
第3図は周波数3逓倍器1の回路図、第4図は
第3図の各部の波形を示している。第3図の端子
28には第4図aに示す色副搬送波aが供給さ
れ、この搬送波は差動増幅回路29の一方の入力
に供給される。従つてこの差動増幅回路29の出
力から第4図aのa及びに示す互に逆相の信号
が得られる。この信号a,はバツフアー回路3
0を介してトランジスタT1,T2から成る差動
増幅回路31に供給されるので、その出力から第
4図bに示す3.58MHzの矩形波信号電流b及びそ
の逆相信号電流が得られる。この矩形波信号
b,は、掛算器32を構成している2対のトラ
ンジスタT3,T4及びT5,T6の夫々の共通
接続エミツタに供給される。
一方、上記差動増幅回路31の共通接続エミツ
タからは第4図cに示す両波整流信号cが得られ
る。この両波整流信号cは、トランジスタT6,
T7の差動対から成るコンパレータ33の一方の
入力に供給される。コンパレータ33の他方の入
力には比較電圧Er(第4図cの点線)が供給さ
れているので、このコンパレータ33の出力(T
6コレクタ)から第4図dに示すデユーテイ比が
ほぼ2:1のパルス信号dが得られる。このパル
ス信号d及びその逆相信号は掛算器32に供給
されるので、この回路で信号bと信号dとの排他
的論理和が取られ、掛算器32の出力(T4のコ
レクタ)から第4図eに示すような原信号を3逓
倍したパルスeが得られる。このパルスeはバツ
フアートランジスタT8を介して端子34に導出
され、第2図のバンドパスフイルタ12に供給さ
れる。
掛算器32の出力eの振幅は差動増幅回路31
の共通接続エミツタに接続された電流源トランジ
スタT9の電流値によつて制御され、このトラン
ジスタT9の電流値は差動対を構成しているトラ
ンジスタT10によつて制御される。このトラン
ジスタT10のベースには、第2図に示すよう
に、スイツチ回路18からのレベル検出信号が供
給されるので、この結果、3逓倍パルスeの振幅
がレベル検出信号によつて制御される。
差動増幅回路31の入力信号レベルが変化する
と、両波整流信号cのレベルが変化するので、こ
の場合にもコンパレータ33において常にデユー
テイ比が2:1のパルスdを形成するために、比
較電圧Erが制御されるようになつている。即
ち、コンパレータ33の出力は、抵抗37及び
コンデンサ38から成る積分回路39に供給され
る。従つて積分器39の出力からパルスのデユ
ーテイ比(基準値2:1)に応じた直流電圧Vd
が得られ、この電圧VdはトランジスタT11,
T12から成るコンパレータ40の一方の入力に
供給される。このコンパレータ40の一方の入力
には一定の基準電圧EREFが供給されているの
で、コンパレータ40からVdとEREFとの差に応
じた差出力が得られ、この差出力はコンデンサ4
1に保持される。そしてこのコンデンサ41の保
持電圧は、バツフアートランジスタT13を介し
て比較電圧Erとしてコンパレータ33に供給さ
れる。
従つて、パルスdのデユーテイ比が大きくな
り、パルスの低レベルの区間のパルス巾が長く
なると、積分器39の出力Vdが低下し、コンパ
レータ40のT11の電流が増加し、T12の電
流が減少する。このため比較電圧Erが低下し、
パルスdのデユーテイ比が小さくなつて、所定値
2:1に保たれる。
第5図は第2図のコンパレータ14、スイツチ
回路15,18の回路図を示し、第6図は第5図
の各部の波形を示している。
第2図のコンパレータ14は、第5図において
トランジスタT21,T22で構成され、T21
には第2図の復調器5の出力のビデオ信号(第6
図f Sv)が供給され、またT22には基準電
圧Ec(第6図f一点鎖線)が供給される。この
基準電圧Ecを調整することによつて、既述のよ
うに、第2図の復調器5の出力の輝度レベルを調
整することができる。コンパレータ14の出力か
らはビデオ信号のシンクチツプレベルと基準電圧
Ecとの差に応じた出力(T22のコレクタ電
流)が得られる。T22のコレクタ電流は、トラ
ンジスタT23,T24から成るカレントミラー
回路43及びトランジスタT25,T26から成
るカレントミラー回路44を介してトランジスタ
T26のコレクタ電流に変換される。このコレク
タ電流は、電流源トランジスタT27,T28か
らダイオードD1,D2を通じて流れるので、こ
の電流によつてダイオードD1,D2のカソード
A,Bの電位が定められる。なおA点及びB点の
電圧はシンチクツプレベルと基準電圧Ecとのレ
ベル差に応じた電圧であり、その最小値は、分圧
回路45の抵抗46の一端の電圧VLで定まり、
このときトランジスタT29がオンとなる。また
A点及びB点の電圧の最大値は、上記抵抗46の
一端の電圧VHで定まり、このときトランジスタ
T30がオンとなる。
A点及びB点の電圧は、バツフアートランジス
タT31,T32及び抵抗47,48を介して
夫々コンデンサ16,17で保持される。バツフ
アートランジスタT31,T32は、第2図のス
イツチ回路15を構成しているトランジスタT3
3,T34によつてオン・オフ制御される。また
コンデンサ16,17に保持された電圧は、夫々
バツフアートランジスタT37,T38及びダイ
オードD3,D4を介してバツフアートランジス
タT39の入力に伝えられ、このトランジスタT
39の出力が端子52を通つて第3図の逓倍回路
1の制御トランジスタT10のベースに供給され
る。なおトランジスタT37,T38は、夫々第
2図のスイツチ回路18を構成しているトランジ
スタT35,T36によつてオン・オフ制御され
る。従つて端子52からは、スイツチ回路15,
18の切換動作に応じて、第6図g,hに示すよ
うな、基準電圧Ecと再生ビデオ信号のシンクチ
ツプレベルとの差に対応したレベル検出信号が得
られる。
なおスイツチ回路15を構成しているトランジ
スタT33,T34及びスイツチ回路18を構成
しているトランジスタT35,T36は、第2図
の検出回路9から供給される切換制御信号Scで
もつてオン・オフされる。即ち、これらの4つの
トランジスタT33〜T36のエミツタが共通接
続され、切換制御信号ScがトランジスタT3
3,T36のベースに供給され、また端子49か
ら一定電圧が供給されているので、切換制御信号
Scが“1”のとき、T33,T36がオンで、
T34,T35がオフである。逆にScが“0”
のときはT33,T36がオフでT34,T35
がオンとなる。
またコンデンサ16,17を適当な時定数で充
電するための抵抗47,48の一端には、トラン
ジスタT40,T41から成るスイツチを介して
トランジスタT42、抵抗53から成る定電流放
電回路54が接続されている。この放電回路54
によつてコンデンサ16,17の端子電圧は、第
6図g,hに示すように、同期信号以外の区間に
おいて適当なサグが形成される。従つてこのサグ
によつて同期信号ごとに新たなレベル検出信号が
コンデンサ16,17に蓄えられるようになつて
いる。
従つて、走査トラツクが変つて再生ビデオ信号
に0.5Hの位相変化が生じ、第2図の検出回路9
の出力Scが“0”となり、これによつてスイツ
チ回路8が接点8bの側に接続されて遅延線3を
通つたビデオ信号が選択されたときには、第5図
において、T34,T35がオン、T33とT3
6がオフであるから、T31とT37がオン、T
32とT38がオフとなる。この結果、A点の電
圧が、抵抗47を通じて端子50に接続されたコ
ンデンサ16に充電される。またコンデンサ16
の端子電圧はT37,D3,T39を通つて端子
52に導出される(第6図h)。またT40がオ
ン、T41がオフであるから、コンデンサ16か
ら抵抗47,T40,T42、抵抗53を通つて
放電電流が流れ、第6図gのようなサグが形成さ
れる。なおこのときトランジスタT32,T3
6,T38,T41がオフであるから、コンデン
サ17の端子電圧は保存されている。
次に走査トラツクが再び変つて、再生ビデオ信
号に0.5Hの位相変化が再び生ずると、切換制御
信号Scが“1”となり、スイツチ回路8が接点
8aの側に接続される。このため遅延線3を通ら
ないビデオ信号が選択されて0.5Hの位相補償が
行われる。これと共にトランジスタT33〜T4
1のオン・オフ関係が反転し、復調器5の出力の
ビデオ信号Svのシンクチツプレベルと基準電圧
Ecとの比較結果が、B点に生じ、これがT3
2、抵抗48、端子51を通つてコンデンサ17
に蓄えられ、またコンデンサ17の電圧が端子5
2からレベル検出信号(第6図h)として逓倍器
1に供給される。
逓倍器1においては、レベル検出信号gまたは
hによつて出力のキヤリア振幅が制御されるの
で、既述のように、復調器5の出力が、遅延線3
を通つた信号と通らない信号に関して互に均一に
なる。従つて再生画面のフリツカが軽減され、見
やすい画像を得ることができる。
本発明は上述の如く、入力映像信号と遅延線を
通つた入力映像信号とのレベルを各別に検出し、
検出レベルに応じて入力映像信号のレベルを制御
するようにした。故に入力映像信号と遅延線を通
つた映像信号とのレベルを揃えることができ、画
面上にこれらの信号を切換えて表示する際に生ず
るフリツカーを軽減することができる。
【図面の簡単な説明】
第1図は従来から知られている再生ビデオ信号
の位相を合わせるためのビデオ信号処理回路のブ
ロツク図、第2図は本発明の一実施例のビデオ信
号処理回路のブロツク図、第3図は第2図の周波
数3逓倍器の回路図、第4図は第3図の各部の波
形図、第5図は第2図のコンパレータ、スイツチ
回路の回路図、第6図は第5図の各部の波形図で
ある。 なお図面に用いられている符号において、1…
…周波数3逓倍器、2……振幅変調器、3……遅
延線、5……復調器、8,15,18……切換ス
イツチ回路、9……検出回路、14……コンパレ
ータ、16,17……コンデンサである。

Claims (1)

  1. 【特許請求の範囲】 1 入力映像信号を所定量遅延させる遅延線と、
    この遅延線の出力と、上記入力映像信号とを選択
    する切換スイツチ回路と、上記入力映像信号の利
    得を制御する回路とを夫々具備し、上記切換スイ
    ツチ回路の出力の上記入力映像信号及び上記遅延
    線出力の夫々のレベルを各別に検出し、検出され
    たレベルに応じて上記利得制御回路の利得を上記
    切換スイツチ回路の切換動作に応じて制御するよ
    うにした映像信号の処理回路。 2 上記利得制御回路が、上記入力映像信号で搬
    送波信号を変調する変調回路を有し、上記検出レ
    ベルに応じて上記搬送波信号の振幅を制御するよ
    うにした特許請求の範囲第1項の映像信号の処理
    回路。 3 上記利得制御回路が、上記切換スイツチ回路
    の出力信号のレベルと、基準レベルとを比較する
    回路と、上記切換スイツチ回路の切換動作に連動
    して切換わる第2の切換スイツチ回路と、この第
    2の切換スイツチを介して上記比較回路と上記変
    調回路との間に接続された第1及び第2の保持回
    路とを具備し、この第1及び第2の保持回路の出
    力を上記検出レベルとして上記変調回路に供給す
    るようにした特許請求の範囲第2項の映像信号の
    処理回路。
JP8666779A 1979-07-09 1979-07-09 Processing circuit for video signal Granted JPS5610784A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8666779A JPS5610784A (en) 1979-07-09 1979-07-09 Processing circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8666779A JPS5610784A (en) 1979-07-09 1979-07-09 Processing circuit for video signal

Publications (2)

Publication Number Publication Date
JPS5610784A JPS5610784A (en) 1981-02-03
JPS6249793B2 true JPS6249793B2 (ja) 1987-10-21

Family

ID=13893377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8666779A Granted JPS5610784A (en) 1979-07-09 1979-07-09 Processing circuit for video signal

Country Status (1)

Country Link
JP (1) JPS5610784A (ja)

Also Published As

Publication number Publication date
JPS5610784A (en) 1981-02-03

Similar Documents

Publication Publication Date Title
US4223342A (en) Circuit for improving the frequency characteristic of a color television signal
US4196445A (en) Time-base error correction
US4385319A (en) Synchronization signal separating circuit
US4144545A (en) Television horizontal oscillator frequency control arrangement for use with a tape recorder
US4228463A (en) Switched AFPC loop filter with offset voltage cancellation
US4843488A (en) Noise elimination circuit for reproduction of audio signals in a magnetic tape recording and reproducing apparatus
JPS6249793B2 (ja)
US4958156A (en) A/D converter circuit for video signals having different time frequencies
JPS6161594B2 (ja)
US3839598A (en) Aperture correction circuit
US4860099A (en) Video signal processing circuit for VTR system
KR970011026B1 (ko) 위상 제어 회로의 제어 속도를 자동으로 전환하는 회로
JPH0715623A (ja) ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置
JPS6029257Y2 (ja) 水平afc回路
JPH0614302A (ja) ジッタ検出回路
JP3861439B2 (ja) 信号同期回路およびそれを用いた色信号再生回路
KR900005144Y1 (ko) 동기 틀어짐 보정회로
US3702897A (en) Hue control circuit for color video signal
JPH04627Y2 (ja)
JPH05274787A (ja) 自動利得制御回路
KR850001618Y1 (ko) 텔레비젼 수평발진기 위상제어 장치
JPS6128269B2 (ja)
KR890002376Y1 (ko) 비데오 신호의 색상 보정회로
JP2563812Y2 (ja) カラーバースト信号連続化回路
JPH0415673B2 (ja)