JPS6161594B2 - - Google Patents
Info
- Publication number
- JPS6161594B2 JPS6161594B2 JP54094404A JP9440479A JPS6161594B2 JP S6161594 B2 JPS6161594 B2 JP S6161594B2 JP 54094404 A JP54094404 A JP 54094404A JP 9440479 A JP9440479 A JP 9440479A JP S6161594 B2 JPS6161594 B2 JP S6161594B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- output
- signal
- chroma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000001514 detection method Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000007600 charging Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000010278 pulse charging Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/793—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は再生クロマレベルを自動調整するよう
にしたクロマレベル制御回路に関する。
にしたクロマレベル制御回路に関する。
磁気テープ及び磁気ヘツドを使用した映像信号
記録再生装置では、テープテンシヨンの変化、ヘ
ツドとテープとの当たりむら、ヘツドの経時変
化、装置または部品交換に伴うヘツド材質の変化
等の原因によつて再生ビデオ信号のレベルが変化
する。特に高域のクロマレベルが変化し易い。従
つて従来より再生ビデオ信号のバーストレベルと
基準レベルとを比較し、比較結果に基いてクロマ
信号にAGCをかけてクロマレベルの補正を行つ
ていた。
記録再生装置では、テープテンシヨンの変化、ヘ
ツドとテープとの当たりむら、ヘツドの経時変
化、装置または部品交換に伴うヘツド材質の変化
等の原因によつて再生ビデオ信号のレベルが変化
する。特に高域のクロマレベルが変化し易い。従
つて従来より再生ビデオ信号のバーストレベルと
基準レベルとを比較し、比較結果に基いてクロマ
信号にAGCをかけてクロマレベルの補正を行つ
ていた。
クロマレベルの変動には、非定在波的レベル変
動と、定在波的レベル変動とがある。定在波的レ
ベル変動は、ヘリカルスキヤンVTRのように回
転ドラムの周囲に180゜又は略360゜巻付けられた
テープと回転磁気ヘツドとの当接状態が回転周期
的に変化するためと考えられる。もしバースト信
号のレベルを用いた自動利得制御回路の応答速度
が十分に早く応答出来るように設定出来れば、非
定在波的なものも又定在波的な変動も効果的にク
ロマレベル補正が出来る。しかしながらＳ／Ｎそ
の他の理由から、自動利得制御回路の応答速度は
むやみに速くすることは出来ない。従つてレベル
補正のある程度の遅れがどうしても生じてしま
う。
動と、定在波的レベル変動とがある。定在波的レ
ベル変動は、ヘリカルスキヤンVTRのように回
転ドラムの周囲に180゜又は略360゜巻付けられた
テープと回転磁気ヘツドとの当接状態が回転周期
的に変化するためと考えられる。もしバースト信
号のレベルを用いた自動利得制御回路の応答速度
が十分に早く応答出来るように設定出来れば、非
定在波的なものも又定在波的な変動も効果的にク
ロマレベル補正が出来る。しかしながらＳ／Ｎそ
の他の理由から、自動利得制御回路の応答速度は
むやみに速くすることは出来ない。従つてレベル
補正のある程度の遅れがどうしても生じてしま
う。
定在波的なレベル変動は、これを抽出すること
が出来るので応答遅れのない補正が可能となる。
が出来るので応答遅れのない補正が可能となる。
即ち、本発明は、レベル変動成分を定在波的な
ものと、非定在波的なものに分けて効果的なクロ
マレベルの補正を行なわんとするものである。
ものと、非定在波的なものに分けて効果的なクロ
マレベルの補正を行なわんとするものである。
以下本発明の実施例を図面を参照して説明す
る。第１図は本発明を適用したクロマレベル制御
回路のブロツク図である。第１図において、周波
数変調された合成カラー映像信号を再生して得た
再生RF信号（RF）は、RFイコライザー１を通
つてFM復調器２に供給され、ここで輝度信号Ｙ
とクロマ信号Ｃとに復調される。RFイコライザ
ー１に供給されるレベル制御信号は上記クロマ信
号中のバーストレベルと基準レベルとを比較する
ことによつて形成される。
る。第１図は本発明を適用したクロマレベル制御
回路のブロツク図である。第１図において、周波
数変調された合成カラー映像信号を再生して得た
再生RF信号（RF）は、RFイコライザー１を通
つてFM復調器２に供給され、ここで輝度信号Ｙ
とクロマ信号Ｃとに復調される。RFイコライザ
ー１に供給されるレベル制御信号は上記クロマ信
号中のバーストレベルと基準レベルとを比較する
ことによつて形成される。
再生輝度信号Ｙから分離された再生水平同期信
号PB―Ｈは、水平周波数の発振出力を有する
PLL回路３に供給され、ここから同期分離回路の
誤動作によつて発生する信号抜けを補償した連続
の水平同期信号が得られる。再生水平同期信号
PB―Ｈ及びPLL回路３の出力及び再生輝度信号
の欠損を検出して得たドロツプアウト信号はゲー
ト回路４に供給され、ここからノイズを除去した
水平同期パルスが得られる。この水平同期パルス
はバーストフラグ発生器５に供給され、ここでバ
ースト抜取りパルスが形成される。なおドロツプ
アウト信号が発生したときには、ゲート回路４の
出力が無くなつて、バースト抜取りパルスが形成
されないようになつている。バースト抜取りパル
スはゲート６に供給され、ここで再生クロマ信号
からカラーバースト信号が抜出される。
号PB―Ｈは、水平周波数の発振出力を有する
PLL回路３に供給され、ここから同期分離回路の
誤動作によつて発生する信号抜けを補償した連続
の水平同期信号が得られる。再生水平同期信号
PB―Ｈ及びPLL回路３の出力及び再生輝度信号
の欠損を検出して得たドロツプアウト信号はゲー
ト回路４に供給され、ここからノイズを除去した
水平同期パルスが得られる。この水平同期パルス
はバーストフラグ発生器５に供給され、ここでバ
ースト抜取りパルスが形成される。なおドロツプ
アウト信号が発生したときには、ゲート回路４の
出力が無くなつて、バースト抜取りパルスが形成
されないようになつている。バースト抜取りパル
スはゲート６に供給され、ここで再生クロマ信号
からカラーバースト信号が抜出される。
カラーバースト信号は、検波回路７でピーク検
波された後、レベル比較回路８において基準レベ
ルＶRと比較される。このレベル比較回路８は、
後述の差分加算型（或は逐次積分型）の比較回路
が用いられ、比較動作に必要な所定周期のクロツ
クパルスCPは、クロツクパルス発生器１０にお
いてバースト抜取りパルスに同期して形成され
る。なおバースト検波信号が零のビデオ区間若し
くはドロツプアウト信号の区間においては、禁止
パルス発生器１１において禁止パルスが形成さ
れ、クロツクパルス発生器１０の出力が停止さ
れ、バースト信号レベル以外のレベルを比較しな
いようになつている。
波された後、レベル比較回路８において基準レベ
ルＶRと比較される。このレベル比較回路８は、
後述の差分加算型（或は逐次積分型）の比較回路
が用いられ、比較動作に必要な所定周期のクロツ
クパルスCPは、クロツクパルス発生器１０にお
いてバースト抜取りパルスに同期して形成され
る。なおバースト検波信号が零のビデオ区間若し
くはドロツプアウト信号の区間においては、禁止
パルス発生器１１において禁止パルスが形成さ
れ、クロツクパルス発生器１０の出力が停止さ
れ、バースト信号レベル以外のレベルを比較しな
いようになつている。
差分加算型のレベル比較回路８は、ゲインを大
きくしなくても定常残留レベル誤差がほぼ零にな
るような比較回路であつて、等価的にDCゲイン
が極めて高く、また高域のノイズレベルが極めて
低いものである。従つてレベル比較回路８の出力
の誤差信号は、比較的広帯域（時定数が短い）の
ローパスフイルタ１４を介して、バーストレベル
の比較的早い変化に追従する制御電圧として加算
器１５に供給される。
きくしなくても定常残留レベル誤差がほぼ零にな
るような比較回路であつて、等価的にDCゲイン
が極めて高く、また高域のノイズレベルが極めて
低いものである。従つてレベル比較回路８の出力
の誤差信号は、比較的広帯域（時定数が短い）の
ローパスフイルタ１４を介して、バーストレベル
の比較的早い変化に追従する制御電圧として加算
器１５に供給される。
なお従来の再生クロマレベル制御回路において
は、レベル比較回路８として一般的な非積分型の
回路（差動対から成るコンパレータ）が用いられ
ていたので、比較出力のノイズレベルを低下させ
るために時定数の長いローパスフイルタ（ループ
フイルタ）が用いられていた。このためクロマレ
ベルの比較的早い変化に追従してクロマレベル制
御を行わせるのは困難であつた。
は、レベル比較回路８として一般的な非積分型の
回路（差動対から成るコンパレータ）が用いられ
ていたので、比較出力のノイズレベルを低下させ
るために時定数の長いローパスフイルタ（ループ
フイルタ）が用いられていた。このためクロマレ
ベルの比較的早い変化に追従してクロマレベル制
御を行わせるのは困難であつた。
一方、本実施例においては、上述のように逐次
積分型のレベル比較回路８を用いて極めて応答が
早く、比較的変化の早いレベル変動に十分に追従
し得る制御電圧を得ると共に、もう一つのレベル
比較回路９を設けて、フイールド方向の定在波的
な比較的変化の遅いレベル変動を効果的に制御す
るする制御電圧を得るようにしている。このレベ
ル比較回路９は非積分型の回路が使用されてい
る。即ち、積分型のレベル比較回路８の出力に
は、レベル制御ループの定常残留レベル誤差を零
に近ずけるような差分加算成分が含まれているの
でこの加算成分に対して比較回路９の出力が干渉
しないようにしている。
積分型のレベル比較回路８を用いて極めて応答が
早く、比較的変化の早いレベル変動に十分に追従
し得る制御電圧を得ると共に、もう一つのレベル
比較回路９を設けて、フイールド方向の定在波的
な比較的変化の遅いレベル変動を効果的に制御す
るする制御電圧を得るようにしている。このレベ
ル比較回路９は非積分型の回路が使用されてい
る。即ち、積分型のレベル比較回路８の出力に
は、レベル制御ループの定常残留レベル誤差を零
に近ずけるような差分加算成分が含まれているの
でこの加算成分に対して比較回路９の出力が干渉
しないようにしている。
レベル比較回路９の出力は、スイツチ回路１６
を介してコンデンサＣ１〜Ｃ１６から成る時分割
型のメモリー回路１７に供給される。メモリー回
路１７のコンデンサＣ１〜Ｃ１６は、ループフイ
ルタとしても動作し、比較的早い変化分を除去す
るように比較的長い時定数（例えば１〜2sec）が
与えられている。１フイールド区間は例えば16等
分され、夫々の分割区間（走査線にして約16本
分）における制御電圧をコンデンサＣ１〜Ｃ１６
に切換えて蓄積するようにしている。スイツチ回
路１６はアドレスカウンタ２０の出力で制御され
る。このアドレスカウンタ２０は、PLL回路３の
出力の水平パルスを計数し、ヘツドスイツチパル
スＨ―SWごとにリセツトされるカウンタで、そ
の出力から４ビツトのアドレス信号が形成され
る。なおメモリー回路１７のコンデンサは例えば
32個或は64個あつてもよく、多い方がクロマレベ
ルの定在波的な変化に対する追従性をよくするこ
とができる。
を介してコンデンサＣ１〜Ｃ１６から成る時分割
型のメモリー回路１７に供給される。メモリー回
路１７のコンデンサＣ１〜Ｃ１６は、ループフイ
ルタとしても動作し、比較的早い変化分を除去す
るように比較的長い時定数（例えば１〜2sec）が
与えられている。１フイールド区間は例えば16等
分され、夫々の分割区間（走査線にして約16本
分）における制御電圧をコンデンサＣ１〜Ｃ１６
に切換えて蓄積するようにしている。スイツチ回
路１６はアドレスカウンタ２０の出力で制御され
る。このアドレスカウンタ２０は、PLL回路３の
出力の水平パルスを計数し、ヘツドスイツチパル
スＨ―SWごとにリセツトされるカウンタで、そ
の出力から４ビツトのアドレス信号が形成され
る。なおメモリー回路１７のコンデンサは例えば
32個或は64個あつてもよく、多い方がクロマレベ
ルの定在波的な変化に対する追従性をよくするこ
とができる。
メモリー回路１７の出力からはヘツドの回転周
期で生ずる定在波的な当たり変動に対応する制御
電圧が得られる。この一定繰り返しパターンを有
する定在波的な制御電圧は、加算器１５において
ローパスフイルタ１４の出力の早い変化成分を有
する制御電圧と加算されてから、バツフア回路１
８及び自動調整／マニユアル調整の切換スイツチ
１９の接点１９ａを通つて、制御電圧ＶCとして
RFイコライザー１の制御端子に供給される。な
おスイツチ１９をマニユアル側接点１９ｂに切換
えた場合には、マニユアル制御電圧ＶnをRFイコ
ライザー１に供給することができる。
期で生ずる定在波的な当たり変動に対応する制御
電圧が得られる。この一定繰り返しパターンを有
する定在波的な制御電圧は、加算器１５において
ローパスフイルタ１４の出力の早い変化成分を有
する制御電圧と加算されてから、バツフア回路１
８及び自動調整／マニユアル調整の切換スイツチ
１９の接点１９ａを通つて、制御電圧ＶCとして
RFイコライザー１の制御端子に供給される。な
おスイツチ１９をマニユアル側接点１９ｂに切換
えた場合には、マニユアル制御電圧ＶnをRFイコ
ライザー１に供給することができる。
RFイコライザー１は、例えば再生RF信号を時
間τだけ遅延させる遅延線と、RF信号の振巾を
Ｋ倍するバツフアーアンプと、遅延線出力からバ
ツフアーアンプ出力を減算する差動アンプとを備
え、差動アンプから１―Kcosωτという振巾周
波数特性を有する出力を得るようにし、Ｋを調整
してRF信号の振巾を調整するようにした回路で
あつてよい。なお第１図の点線で示すように制御
電圧ＶCをAGC回路２０に供給してFM復調器２
の出力の再生クロマ信号Ｃのレベル制御を行うよ
うに構成することもできる。
間τだけ遅延させる遅延線と、RF信号の振巾を
Ｋ倍するバツフアーアンプと、遅延線出力からバ
ツフアーアンプ出力を減算する差動アンプとを備
え、差動アンプから１―Kcosωτという振巾周
波数特性を有する出力を得るようにし、Ｋを調整
してRF信号の振巾を調整するようにした回路で
あつてよい。なお第１図の点線で示すように制御
電圧ＶCをAGC回路２０に供給してFM復調器２
の出力の再生クロマ信号Ｃのレベル制御を行うよ
うに構成することもできる。
次に第２図は第１図のレベル比較回路８，９の
具体的回路図を示し、第３図及び第４図は第２図
のの各部の波形を示している。
具体的回路図を示し、第３図及び第４図は第２図
のの各部の波形を示している。
第２図において、トランジスタＴ１，Ｔ２、コ
ンデンサ２４でもつて台形波形成回路２３が構成
されている。トランジスタＴ１のベースには一定
電圧が供給されているので、Ｔ１を通じてコンデ
ンサ２４が定電流で充電され、その端子電圧は第
３図Ｂのように所定傾斜で変化する。またトラン
ジスタＴ２のベースには第１図のクロツクパルス
発生器１０から第３図Ａに示すクロツクパルス
CPが供給されるので、コンデンサ２４がクロツ
クパルスごとに放電され、コンデンサ２４の端子
から第３図Ｂに示す台形波STが形成される。
ンデンサ２４でもつて台形波形成回路２３が構成
されている。トランジスタＴ１のベースには一定
電圧が供給されているので、Ｔ１を通じてコンデ
ンサ２４が定電流で充電され、その端子電圧は第
３図Ｂのように所定傾斜で変化する。またトラン
ジスタＴ２のベースには第１図のクロツクパルス
発生器１０から第３図Ａに示すクロツクパルス
CPが供給されるので、コンデンサ２４がクロツ
クパルスごとに放電され、コンデンサ２４の端子
から第３図Ｂに示す台形波STが形成される。
台形波STは、コンパレータ２５，２６の＋入
力及び−入力に夫々供給され、また第１図の検波
回路７の出力の比較電圧ＶO及び基準電圧ＶRが上
記コンパレータ２５，２６の−入力及び＋入力に
夫々供給される。従つてコンパレータ２５，２６
の出力から第３図Ｕ，Ｄに示すようなＶO及びＶR
のレベルをパルス巾変調したパルスＵ（正パル
ス）及びＤ（負パルス）が得られる。これらのパ
ルスＵ，Ｄは、トランジスタＴ３，Ｔ４に供給さ
れるので、パルスＵが高レベルの期間にＴ３がオ
フとなり、またパルスＤが低レベルの期間にＴ４
がオフになる。
力及び−入力に夫々供給され、また第１図の検波
回路７の出力の比較電圧ＶO及び基準電圧ＶRが上
記コンパレータ２５，２６の−入力及び＋入力に
夫々供給される。従つてコンパレータ２５，２６
の出力から第３図Ｕ，Ｄに示すようなＶO及びＶR
のレベルをパルス巾変調したパルスＵ（正パル
ス）及びＤ（負パルス）が得られる。これらのパ
ルスＵ，Ｄは、トランジスタＴ３，Ｔ４に供給さ
れるので、パルスＵが高レベルの期間にＴ３がオ
フとなり、またパルスＤが低レベルの期間にＴ４
がオフになる。
トランジスタＴ３，Ｔ４がオフになると、Ｔ３
及びＴ４の夫々と差動対を構成しているトランジ
スタＴ５，Ｔ６がオンとなり、第２図の実線及び
点線で示すようにコンデンサ２７及び抵抗２８か
ら成るホールド回路が充放電される。充電電流及
び放電電流は、トランジスタＴ５，Ｔ６の夫々と
カレントミラーを構成しているトランジスタＴ
７，Ｔ８のエミツタ電流またはベース電圧によつ
て定められ、両者は互に等しく、また一定値であ
る。従つて、充放電制御パルスＵ，Ｄのパルス巾
の差に応じた電圧がコンデンサ２７に蓄積され、
このコンデンサ２７の端子電圧は、トランジスタ
Ｔ９〜Ｔ１１から成るバツフアー回路２９を介し
て抵抗３０及びコンデンサ３１，３２から成るロ
ーパスフイルタ１４に供給される。ローパスフイ
ルタ４の出力（第４図ａ）は、第１図の加算器１
５及びバツフアー回路１８を構成しているオペア
ンプ３４の−入力に供給される。
及びＴ４の夫々と差動対を構成しているトランジ
スタＴ５，Ｔ６がオンとなり、第２図の実線及び
点線で示すようにコンデンサ２７及び抵抗２８か
ら成るホールド回路が充放電される。充電電流及
び放電電流は、トランジスタＴ５，Ｔ６の夫々と
カレントミラーを構成しているトランジスタＴ
７，Ｔ８のエミツタ電流またはベース電圧によつ
て定められ、両者は互に等しく、また一定値であ
る。従つて、充放電制御パルスＵ，Ｄのパルス巾
の差に応じた電圧がコンデンサ２７に蓄積され、
このコンデンサ２７の端子電圧は、トランジスタ
Ｔ９〜Ｔ１１から成るバツフアー回路２９を介し
て抵抗３０及びコンデンサ３１，３２から成るロ
ーパスフイルタ１４に供給される。ローパスフイ
ルタ４の出力（第４図ａ）は、第１図の加算器１
５及びバツフアー回路１８を構成しているオペア
ンプ３４の−入力に供給される。
オペアンプ３４の出力は切換スイツチ１９を介
して制御電圧ＶCとして第１図のRFコライザー１
に供給されるので、これによつて再生クロマレベ
ルが制御される。バースト検波出力（比較電圧Ｖ
O）が一定の場合について考えると、第３図に示
す例では、Ｕ＞Ｄであるから、制御電圧ＶCは第
３図ＶCに示すようにサンプリングごとに逐次増
加し、これによつて検波回路７の出力ＶOが第３
図ＶOに示すように次第に減少する。ＶOの減少に
よつてＶOがＶRに近ずいて行くと、パルス巾Ｕ，
ＤがＵ＝Ｄに近ずき、このためＶCの変化が減少
する。従つて収束状態（定常状態）では、ＶCは
限りなく一定値に近ずき、これによつてＶOが限
りなくＶRに近ずき、ＶO＝ＶRになつて安定す
る。即ち、定常状態では残留レベル誤差が零とな
つている。なおＶR＞ＶOの状態（Ｄ＞Ｕ）から定
常になるまでの過程も同様である。
して制御電圧ＶCとして第１図のRFコライザー１
に供給されるので、これによつて再生クロマレベ
ルが制御される。バースト検波出力（比較電圧Ｖ
O）が一定の場合について考えると、第３図に示
す例では、Ｕ＞Ｄであるから、制御電圧ＶCは第
３図ＶCに示すようにサンプリングごとに逐次増
加し、これによつて検波回路７の出力ＶOが第３
図ＶOに示すように次第に減少する。ＶOの減少に
よつてＶOがＶRに近ずいて行くと、パルス巾Ｕ，
ＤがＵ＝Ｄに近ずき、このためＶCの変化が減少
する。従つて収束状態（定常状態）では、ＶCは
限りなく一定値に近ずき、これによつてＶOが限
りなくＶRに近ずき、ＶO＝ＶRになつて安定す
る。即ち、定常状態では残留レベル誤差が零とな
つている。なおＶR＞ＶOの状態（Ｄ＞Ｕ）から定
常になるまでの過程も同様である。
このようにレベル比較回路８では、バースト検
波出力ＶOと基準電圧ＶRとをパルス変調して夫々
のレベルに対応したパルスＵ，Ｄを形成し、Ｕと
Ｄのパルス巾の差に応じたレベルをコンデンサ２
７の充放電で形成し、ＶOとＶRとのレベル比較結
果ＶCを得ている。比較結果は、サンプリングご
とにコンデンサ２７に蓄積されるので、サンプリ
ング順序数をｎとすると、ｎ回目のサンプル値Ｖ
C（ｎ）は、次式のように、前回のサンプル値ＶC
（ｎ−１）を加算したものとなつている。即ち、 ＶC（ｎ）＝ＶC（ｎ−１）＋Ｋ・（ＶR −ＶO（ｎ）） ………(1) である（Ｋ：定数）。第１式においてＶRとＶO
（ｎ）とで差があれば、ＶC（ｎ）がＶC（ｎ−
１）より変化する。この変化によつてクロマレベ
ルが変化し、バースト検波出力ＶOがＶRに近ず
く。そして収束状態ではＶR＝ＶOとなり、ＶC
（ｎ）＝ＶC（ｎ−１）となつて制御ループが安定
する。この状態では残留レベル誤差が零である。
波出力ＶOと基準電圧ＶRとをパルス変調して夫々
のレベルに対応したパルスＵ，Ｄを形成し、Ｕと
Ｄのパルス巾の差に応じたレベルをコンデンサ２
７の充放電で形成し、ＶOとＶRとのレベル比較結
果ＶCを得ている。比較結果は、サンプリングご
とにコンデンサ２７に蓄積されるので、サンプリ
ング順序数をｎとすると、ｎ回目のサンプル値Ｖ
C（ｎ）は、次式のように、前回のサンプル値ＶC
（ｎ−１）を加算したものとなつている。即ち、 ＶC（ｎ）＝ＶC（ｎ−１）＋Ｋ・（ＶR −ＶO（ｎ）） ………(1) である（Ｋ：定数）。第１式においてＶRとＶO
（ｎ）とで差があれば、ＶC（ｎ）がＶC（ｎ−
１）より変化する。この変化によつてクロマレベ
ルが変化し、バースト検波出力ＶOがＶRに近ず
く。そして収束状態ではＶR＝ＶOとなり、ＶC
（ｎ）＝ＶC（ｎ−１）となつて制御ループが安定
する。この状態では残留レベル誤差が零である。
従つてレベル比較回路８では第１式の比較ゲイ
ンＫの値にかかわらず（Ｋが小であつても）残留
レベル誤差が零であり、このためDCゲインのみ
を極めて大きくすることができると共に、高域ノ
イズレベルを低く押えることができる。従つてロ
ーパスフイルタ１４の通過帯域を広くすることが
でき、ローパスフイルタ出力の制御電圧ＶC（第
４図ａ）はバーストレベルの比較的早い変化に追
従させることができる。
ンＫの値にかかわらず（Ｋが小であつても）残留
レベル誤差が零であり、このためDCゲインのみ
を極めて大きくすることができると共に、高域ノ
イズレベルを低く押えることができる。従つてロ
ーパスフイルタ１４の通過帯域を広くすることが
でき、ローパスフイルタ出力の制御電圧ＶC（第
４図ａ）はバーストレベルの比較的早い変化に追
従させることができる。
一方、パルス巾変調器として動作しているコン
パレータ２５，２６の逆相出力及びはレベル
比較回路９に供給される。レベル比較回路９はレ
ベル比較回路８と同じ回路構成となつているが、
比較回路８の動作とは逆にパルスの高レベル期
間に充電、パルスの低レベル期間に放電が行な
われて、ととのパルス巾の差に相当する電圧
がメモリー回路１７のコンデンサＣ１〜Ｃ１６に
順次時分割して蓄積される。従つて比較回路９か
ら得られる比較結果は比較回路８の出力と逆極性
になつている。また基準パルスはスイツチ回路
３６にも供給され、このスイツチをオンにする。
従つてこのパルスの期間メモリー回路１７のホ
ールド電圧は抵抗３５を通つて所定の時定数で放
電される。この結果、コンデンサＣ１〜Ｃ１６に
は、バースト検波出力ＶOと基準電圧ＶRとの差分
に相当する電圧がサンプリングごとに蓄積されて
残ることがなく、サンプルごとに比較結果が更新
されている。即ち、レベル比較回路９９は非積分
型の比較回路として動作している。従つて加算器
１５において積分型比較回路８の出力と比較回路
９の出力とを加算する際に相互干渉が起こらな
い。
パレータ２５，２６の逆相出力及びはレベル
比較回路９に供給される。レベル比較回路９はレ
ベル比較回路８と同じ回路構成となつているが、
比較回路８の動作とは逆にパルスの高レベル期
間に充電、パルスの低レベル期間に放電が行な
われて、ととのパルス巾の差に相当する電圧
がメモリー回路１７のコンデンサＣ１〜Ｃ１６に
順次時分割して蓄積される。従つて比較回路９か
ら得られる比較結果は比較回路８の出力と逆極性
になつている。また基準パルスはスイツチ回路
３６にも供給され、このスイツチをオンにする。
従つてこのパルスの期間メモリー回路１７のホ
ールド電圧は抵抗３５を通つて所定の時定数で放
電される。この結果、コンデンサＣ１〜Ｃ１６に
は、バースト検波出力ＶOと基準電圧ＶRとの差分
に相当する電圧がサンプリングごとに蓄積されて
残ることがなく、サンプルごとに比較結果が更新
されている。即ち、レベル比較回路９９は非積分
型の比較回路として動作している。従つて加算器
１５において積分型比較回路８の出力と比較回路
９の出力とを加算する際に相互干渉が起こらな
い。
コンデンサＣ１〜Ｃ１６から成るメモリー回路
１７には、第４図ｂに示すようにフイールド方向
の比較的遅い定在波的な変化パターンが記憶され
る。メモリー回路１７の出力は、スイツチ回路１
６、トランジスタＴ９〜Ｔ１１から成るバツフア
ー回路２９及び抵抗３７、コンデンサ３８，３９
から成るローパスフイルタ４０を通つてオペアン
プ３４の＋入力に供給され、ここで比較回路８の
出力（第４図ａ）と加算される。オペアンプの出
力（第４図ｃ）は、制御電圧ＶCとしてスイツチ
１９を通つて第１図のRFイコライザー１に供給
される。この結果、クロマレベルのライン方向に
関する比較的早い変動及びフイールド方向に関す
る定在波的な変動に対してRFイコライザー１の
振巾周波数特性が調整され、これによつてクロマ
レベルが安定化され、高品質の再生画面を得るこ
とができる。
１７には、第４図ｂに示すようにフイールド方向
の比較的遅い定在波的な変化パターンが記憶され
る。メモリー回路１７の出力は、スイツチ回路１
６、トランジスタＴ９〜Ｔ１１から成るバツフア
ー回路２９及び抵抗３７、コンデンサ３８，３９
から成るローパスフイルタ４０を通つてオペアン
プ３４の＋入力に供給され、ここで比較回路８の
出力（第４図ａ）と加算される。オペアンプの出
力（第４図ｃ）は、制御電圧ＶCとしてスイツチ
１９を通つて第１図のRFイコライザー１に供給
される。この結果、クロマレベルのライン方向に
関する比較的早い変動及びフイールド方向に関す
る定在波的な変動に対してRFイコライザー１の
振巾周波数特性が調整され、これによつてクロマ
レベルが安定化され、高品質の再生画面を得るこ
とができる。
本発明は上述の如く、再生クロマレベルと基準
レベルとを比較し、比較結果を複数のコンデンサ
に時分割して保持し、このコンデンサの出力でも
つてクロマ信号の再生特性を調整するようにし
た。故にヘツドの回転周期で生ずるヘツドとテー
プとの当たりむらによる定在波的なクロマレベル
の変動を検出してこの変動パターンを保持するこ
とができる。従つて定在波的な変動パターンに対
して極めて追従性よくレベル制御を行うことがで
きる。
レベルとを比較し、比較結果を複数のコンデンサ
に時分割して保持し、このコンデンサの出力でも
つてクロマ信号の再生特性を調整するようにし
た。故にヘツドの回転周期で生ずるヘツドとテー
プとの当たりむらによる定在波的なクロマレベル
の変動を検出してこの変動パターンを保持するこ
とができる。従つて定在波的な変動パターンに対
して極めて追従性よくレベル制御を行うことがで
きる。
第１図は本発明を適用したクロマレベル制御回
路のブロツク図、第２図は第１図のレベル比較回
路の回路図、第３図及び第４図は第２図の各部の
波形図である。 なお図面に用いられている符号において、１…
……RFイコライザー、９………レベル比較回
路、１６………スイツチ回路、１７………メモリ
ー回路、Ｃ１〜Ｃ１６………コンデンサ、であ
る。
路のブロツク図、第２図は第１図のレベル比較回
路の回路図、第３図及び第４図は第２図の各部の
波形図である。 なお図面に用いられている符号において、１…
……RFイコライザー、９………レベル比較回
路、１６………スイツチ回路、１７………メモリ
ー回路、Ｃ１〜Ｃ１６………コンデンサ、であ
る。
Claims (1)
- １ 再生クロマレベルと基準レベルとを比較する
回路と、回転ビデオヘツドの１回の走査期間に上
記比較回路の出力を時分割して保持する複数のコ
ンデンサとを夫々具備し、上記コンデンサの出力
でもつてクロマ信号の再生特性を調整するように
したクロマレベル制御回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9440479A JPS5619291A (en) | 1979-07-25 | 1979-07-25 | Chroma level control circuit |
| AU60396/80A AU534098B2 (en) | 1979-07-25 | 1980-07-14 | Automatic chroma level control |
| AT0378880A AT387125B (de) | 1979-07-25 | 1980-07-22 | Automatische chrominanzregelstufe |
| GB8023922A GB2054993B (en) | 1979-07-25 | 1980-07-22 | Automatic chroma level control circuits |
| DE19803027914 DE3027914A1 (de) | 1979-07-25 | 1980-07-23 | Automatisch arbeitender farbpegel- regelkreis |
| US06/171,452 US4393412A (en) | 1979-07-25 | 1980-07-23 | Automatic chroma level control circuit for compensating both slow and rapid chroma level changes |
| CA000356832A CA1156359A (en) | 1979-07-25 | 1980-07-23 | Automatic chroma level control circuit for compensating both slow and rapid chroma level changes |
| NL8004259A NL8004259A (nl) | 1979-07-25 | 1980-07-24 | Automatische chromaniveauregelschakeling. |
| FR8016529A FR2462832B1 (fr) | 1979-07-25 | 1980-07-25 | Circuit de commande automatique du niveau de chrominance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9440479A JPS5619291A (en) | 1979-07-25 | 1979-07-25 | Chroma level control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619291A JPS5619291A (en) | 1981-02-23 |
| JPS6161594B2 true JPS6161594B2 (ja) | 1986-12-26 |
Family
ID=14109304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9440479A Granted JPS5619291A (en) | 1979-07-25 | 1979-07-25 | Chroma level control circuit |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4393412A (ja) |
| JP (1) | JPS5619291A (ja) |
| AT (1) | AT387125B (ja) |
| AU (1) | AU534098B2 (ja) |
| CA (1) | CA1156359A (ja) |
| DE (1) | DE3027914A1 (ja) |
| FR (1) | FR2462832B1 (ja) |
| GB (1) | GB2054993B (ja) |
| NL (1) | NL8004259A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485396A (en) * | 1982-09-16 | 1984-11-27 | Ampex Corporation | Automatic chroma filter |
| JPS5990477A (ja) * | 1982-11-16 | 1984-05-24 | Sony Corp | ビデオ信号補正回路 |
| FR2611337B1 (fr) * | 1987-02-20 | 1989-05-26 | Thomson Semiconducteurs | Dispositif de commande automatique de gain de signaux video |
| DE4201564A1 (de) * | 1992-01-22 | 1993-07-29 | Thomson Brandt Gmbh | Schaltung zur regelung der farbtraegeramplitude in einem videorecorder |
| KR970003810B1 (ko) * | 1993-04-14 | 1997-03-22 | 삼성전자 주식회사 | 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로 |
| US5719532A (en) * | 1995-06-21 | 1998-02-17 | Sony Corporation | Horizontal lock detector |
| US5999221A (en) * | 1997-05-08 | 1999-12-07 | Sony Corporation | Horizontal synchronization pulse generation circuit |
| US5864371A (en) * | 1997-05-08 | 1999-01-26 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1203635A (en) * | 1967-05-22 | 1970-08-26 | Rca Corp | Color amplitude and/or velocity error corrector |
| DE1944378B1 (de) * | 1969-09-02 | 1970-12-03 | Fernseh Gmbh | Verfahren und Schaltungsanordnung zur Regelung der Amplitude des Farbsynchronsignals von Farbfernsehsignalen,welche von einem Aufzeichnungstraeger abgenommen werden |
| JPS5147324A (en) * | 1974-10-21 | 1976-04-22 | Sony Corp | Karaaeizoshingono saiseisochi |
| US4356506A (en) * | 1979-06-18 | 1982-10-26 | Matsushita Electric Industrial Co. Ltd. | Automatic chrominance control circuit for a color video tape recorder |
-
1979
- 1979-07-25 JP JP9440479A patent/JPS5619291A/ja active Granted
-
1980
- 1980-07-14 AU AU60396/80A patent/AU534098B2/en not_active Ceased
- 1980-07-22 GB GB8023922A patent/GB2054993B/en not_active Expired
- 1980-07-22 AT AT0378880A patent/AT387125B/de not_active IP Right Cessation
- 1980-07-23 DE DE19803027914 patent/DE3027914A1/de active Granted
- 1980-07-23 CA CA000356832A patent/CA1156359A/en not_active Expired
- 1980-07-23 US US06/171,452 patent/US4393412A/en not_active Expired - Lifetime
- 1980-07-24 NL NL8004259A patent/NL8004259A/nl not_active Application Discontinuation
- 1980-07-25 FR FR8016529A patent/FR2462832B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2462832A1 (fr) | 1981-02-13 |
| NL8004259A (nl) | 1981-01-27 |
| GB2054993B (en) | 1983-11-02 |
| FR2462832B1 (fr) | 1986-03-21 |
| CA1156359A (en) | 1983-11-01 |
| GB2054993A (en) | 1981-02-18 |
| AU6039680A (en) | 1981-01-29 |
| US4393412A (en) | 1983-07-12 |
| JPS5619291A (en) | 1981-02-23 |
| ATA378880A (de) | 1988-04-15 |
| DE3027914A1 (de) | 1981-02-19 |
| DE3027914C2 (ja) | 1991-02-07 |
| AU534098B2 (en) | 1984-01-05 |
| AT387125B (de) | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0447210B1 (en) | Carrier reset FM modulator and method of frequency modulating video signals | |
| US4633335A (en) | Magnetic recording system for time-lapse magnetic video recorder | |
| US4196445A (en) | Time-base error correction | |
| JPS6161594B2 (ja) | ||
| US4815061A (en) | Reproducing device for frequency modulated signals | |
| US4012774A (en) | Drop-out responsive color video reproducing apparatus | |
| US4034397A (en) | Pilot signal luminance correction means for video recording apparatus | |
| US4843488A (en) | Noise elimination circuit for reproduction of audio signals in a magnetic tape recording and reproducing apparatus | |
| US5218448A (en) | Signal reproducing apparatus | |
| US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
| JPS60247391A (ja) | テレビジョン受像機用副搬送波再生回路 | |
| US4300172A (en) | Playback system with amplitude correction for frequency modulated signals | |
| JP2697070B2 (ja) | 色信号処理装置 | |
| JPS62262587A (ja) | 回転ヘツド型映像信号再生装置 | |
| JPS6328392B2 (ja) | ||
| JP2502657B2 (ja) | 時間軸補正装置 | |
| JPS5821873B2 (ja) | Ａｃｃ カイロ | |
| JPS59219089A (ja) | 磁気記録再生回路のカラ−プロセス回路 | |
| JPH05308659A (ja) | 色信号処理装置 | |
| JPH022359B2 (ja) | ||
| JPH0771260B2 (ja) | スキユ−補正回路 | |
| JPS6249793B2 (ja) | ||
| JPH0468829B2 (ja) | ||
| JPS5812797B2 (ja) | カラ−エイゾウシンゴウサイセイソウチ | |
| JPH04127693A (ja) | ビデオテープレコーダ |