JPS624950B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、直流電力を交流電力に変換するイン
バータ装置に関し、特にインバータに使用される
半導体スイツチの制御装置に関するものである。

直流電力を交流電力に変換する装置として、一
般にトランジスタ、サイリスタ等の半導体スイツ
チを使用したインバータ装置がある。

従来のインバータ装置において、インバータ出
力電圧に含まれる高調波成分、特に低次高調波成
分を抑制するために単相インバータを変圧器回路
を介して、合成出力電圧を取り出す事が行なわれ
ていた。第１図は、その基本的概念図であり、単
相インバータユニツト１〜６は、１を基準として
２〜６が、位相が30゜、60゜、90゜、120゜、150
゜遅れたものであり、その出力は変圧器回路７〜
１２を介して同図のように結線されている。第２
図はそれの基本波ベクトル図である。このように
結線した場合のＲ−Ｎ間の電圧は下記(1)式のよう
になる。

ここで、ｎは奇数の場合、Knは ｎ＝１、12m±１のときKn＝１ ｎ＝12m−７、12m−５のときKn＝０ ｎ＝３（2m−１）のときKn＝1/2 （ｍ＝１、２、３、………） よつて第５、第７およびそれに12の倍数を加え
た調波が消えるが、第11、第12調波はそのまま残
る。（３の倍数調波は線間で０となる。） 第３図は、各ユニツトインバータの構成図を概
念的に示したもので、Ｘ，，Ｙ，はそれぞれ
半導体スイツチを模形化したスイツチである。第
４図はこの回路の動作を説明したもので、信号
X′，′，Y′，′がそれぞれ存在する時は、それ
に対応するスイツチは「オン」の状態にあり、信
号が零のときはスイツチは「オフ」となる。信号
X′と′あるいはY′と′は、それぞれ相補の関係
にあり、信号が同時に存在することはない。従つ
てブリツジインバータのスイツチＸ，を含むア
ーム、Ｙ，を含むアームが直流電源Ｅの短絡回
路を形成することはない。信号X′と′が存在す
る期間と信号′とY′が存在する期間では、負荷
Ｚにかかる電圧の極性が異なる。すなわち負荷Ｚ
には交流電圧が印加される。第４図ｅは、この負
荷Ｚにかかる電圧を示したものである。信号
X′と′、あるいは′とY′が同時に存在する期間
θを変えることにより交流電圧ｅの実効値の調整
ができる。

以上の方法で、インバータの出力電圧を調整で
き、第３、第５、第７、第９調波などの低次高調
波成分が０となるが、この従来の方式の欠点とし
て、主回路に用いられる半導体スイツチが６×４
＝24本必要で、比較的大容量のものでないと大巾
なコストアツプになる。また、線間電圧の第11、
13調波が全く減衰されずに出力されるため、この
交流電圧を正弦化するためのフイルタもあまり小
さい物が使用できない。これは装置の大形化、重
量化するばかりでなく、電圧の過度特性の劣化、
効率の低下など電気的にも悪い結果をもたらして
いる。また、変圧器として、２種類の単相変圧器
が必要となるが、これらは、一般に使われる３相
トランスなどに比べ、特殊な部類に入るためコス
トが割高になることがあつた。

本発明はこれらの欠点を改良するために、基本
波電圧の一周期内に、特定高調波を消去もしくは
減少させるように複数のパルスを発生するような
第１および第２の単位インバータに位相差をもた
し、各単位インバータで、消去もしくは減少でき
なかつた高調波を消去もしくは、減少させるよう
にして、合成出力を取り出すようにしたインバー
タの制御装置を得ることを目的とする。

第５図は、本発明を説明するための図で、
X₁，₁，Y₁，₁，Z₁，₁，X₂，₂，Y₂，₂，
Z₂，₂は、それぞれ半導体スイツチを模擬したも
のである。第６図は、このうちアームX₁，₁の
動作を説明した図であり、信号X₁，′₁が存在す
るときは、それに対応するスイツチは「オン」の
状態にあり、信号が零のときはスイツチは「オ
フ」となる。信号X′₁と′₁はそれぞれ相補の関係
にあり信号が同時に存在することはない。ｅは理
論中心点NCとU₁との電位差である。

基本波交流の半サイクル内の転流回数を2n回
とし、その転流位置は基本波交流の半サイクルの
中心90゜、270゜に対し対称となるようにし、半
周期ごとに出力電圧の正負が逆転するようにする
と、各転流位置Ak，Bk，Ck，Dkは、次の関係
になる。

このパルス幅変調回路において、理論中性点
NCから測つた交流電圧ｅの各調波成分の波高値
Ｅ（2m−１）は、次の(3)式で表わされる。

(3)式において（2m−１）は、各調波の次数で
ある。（ｍ＝１、２、３、………）この(3)式にお
いて、ｎ＝３とし、第５および第７調波を０にし
ながら基本波交流電圧の大きさを変化さたときの
A₁，A₂，A₃の値を第７図に示す。ここで（Y₁，
₁）（Z₁，₁）の半導体スイツチを（X₁，₁）の
制御信号（X′₁，′₁）に比べ、各々120゜、240゜
ずらすように制御することにより、３の倍数調波
を除去することが可能である。このようにするこ
とにより、U₁−V₁間V₁−W₁間、W₁−U₁間に含
まれる最低次の高調波は第11調波となる。各線間
に含まれる高調波成分及び基本波成分を第８図に
示す。第８図をみてもわかるように、第11調波及
び第13調波が比較的大きいので、X₂，₂，Y₂，
₂，Z₂，₂をX₁，₁，Y₁，₁，Z₁，₁に比べ
φ＝１８０゜／１１〜１８０゜／１３程度、位相を遅れ
さすか、もし くは進めさせ、この２つの電圧を変圧器回路１
３，１４を介し、合成出力電圧を得ることによ
り、もともとのユニツトインバータに多く含まれ
ていた第11・第13調波を抑制している。即ち、例
えばX₂，X₂，Y₂，₂，Z₂，₂を、X₁，₁，Y₁，
Y₁，Z₁，₁に対して△φ＝１８０゜／１１とすれば、
変圧 器回路１３，１４の合成出力電圧には第11調波が
含まれなくなり、上記△φを、180゜/13とすれば
上記合成出力電圧には第13調波が含まれなくな
る。従つて、上記△φを180゜/11〜180′/13のう
ちの適当な値とすることにより、第11調波及び第
13調波の双方を完全に０にはできないまでもそれ
に近い値に抑制する事ができるものである。この
ときの基本波ベクトル図を第９図に示す。

第１０図は本発明によるインバータ制御装置の
一実施例を示した図である。第１０図において発
振器１０１は基本波交流周波数ＦのＮ倍（Ｎは十
分大きい）の周波数をもつパルス発振器である。
この１０１の出力ａが分周器１０２に入る。分周
器１０２は基本波交流の電気角にして、10゜分を
カウントできる２進カウンタの継続接続である。
この出力ｂは９進カウンタ１０３に入り、この出
力ｃが４進カウンタ１０４に入る。

第７図に示す転流位置は、基本波の波高値が
0.0〜1.1変化してもA₁は０゜〜10゜、A₂は60゜〜
80゜、A₃は80゜〜90゜内にあるため、A₁は０゜
から、A₂は60゜から、A₃は80゜からの電気角を
N/360倍した値を各基本波電圧をアドレスとして
記憶装置１０７〜１０９に記憶される。

ここで、必要な記憶装置の容量は、設定電圧の
数が記憶装置のワード数になり、log₂（Ｎ×
２０゜／３６０゜）が、ビツト数となる。通常Ｎが2⁸〜
2¹⁵程 度にとれば十分なため最大でも11ビツト程度とな
る。電圧設定装置１０６は希望出力交流電圧を記
憶装置１０７〜１０９のアドレスとして指定する
ものである。記載装置１０７〜１０９の出力はデ
ータセレクタ１１０〜１１２に入り、１１０は電
気角が０゜、170゜、180゜、350゜のときに、
ｇ、60゜、100゜、240゜、280゜のときにｈ、80
゜、80゜、260゜、270゜のときにｉより入力する
ようにコントロールユニツト１０５の出力ｊによ
つて指示される。ここで、ｊが（０、０）でｇ
（０、１）でｈ、（１、０）でｉとなるようにす
る。１１１，１１２は電気角で120゜、240゜各々
にずれたものの信号ｋ，ｌによつて同様に動作す
る。

これらの出力ｍ，ｏ，ｐは、リバーシブルカウ
ンタ１１３〜１１５のプリセツトに入る。ここで
１１３について考えれば電気角が０゜〜90゜、
180゜〜270゜においては、ダウンカウンタ90゜〜
180゜、270゜〜360゜内の範囲では、アツプカウ
ンタとして動作させる制御信号ｑによつて制御さ
れる。１１４，１１５も位相分、各々120゜、240
゜ずれたものとし、同様な動作を行なう。１１３
〜１１５に入る信号ｔは１０１の出力ａと同じも
のである。

ここで、第７図のA₁の転流点について考えて
みると、１０６によつて定めれた出力電圧に相当
するものが、１０６の出力ｆになり、これが１０
７のアドレスとなり、その内容ｇは、０゜からの
変化分である。この出力ｍをt₁が１になることに
より１１３にロードして、プリセツト値として与
え、ダウンカウンタとして１１３を使うことによ
り、１１３の出力Ｕが０になつたときが、A₁の
転流位置に相当する。１１４，１１５も同様に考
えることができる。このようにアンダーフローも
しくは、オーバーフローした時のキヤリーＵ，
Ｖ，Ｗをフリツプフロツプ１１６〜１１８に入れ
る。１１６〜１１８のフリツプフロツプはｐ１〜
ｐ３のプリセツト信号、及びR₁〜R₃のリセツト
信号が共に１のときはＵのトリガが入つたとき
に、入力を反転して出力に伝え、ｐ１〜ｐ３が１
でR₁〜R₃が０のときは、Ｕの信号に関係なく出
力に０を出し、ｐ１〜ｐ３が０でR₁〜R₃が１の
ときは出力に１を出す。１１６について考えてみ
れば、電気角が０゜のときにｐ１＝０、R₁＝
０、180゜のときにｐ１＝０、R₁＝１を出力を
し、それ以外のときは、ｐ１＝１、R₁＝１であ
る。１１７，１１８についても位相が120゜、240
゜ずれただけで、全く同様な動作を行なう。

このようにすると、１１６〜１１８の出力に
は、X₁，Y₁，Z₁の各アームの制御信号X′₁，Y′₁，
Z′₁が得られこの信号を反転することにより、
₁，₁，₁の制御信号が得られる。ここで、X′₁
〜Z′¹の信号は、電気角で180゜/11〜180゜/13遅
延する遅延回路１２２〜１２４に入ることによ
り、X₂〜Z′₂の信号を得、またX′₂〜Z′²の信号を１
２５〜１２７のNOT回路を過すことにより、′₂
〜′₂の信号を得る。第１１図にX′₁，′₁，X′₂，
′₂を信号を得る様子を示す。１０５のコントロ
ール回路は第１１図の信号図に基づいて制御信号
を発生するものであり、簡単な論理回路によつて
作ることが可能である。また、１２２〜１２４の
遅延回路としては、遅延素子を利用したもの、シ
フトレジスタを利用するなど色々なものが考えら
れる。

本発明は基準パルス発振器１０１を固定とする
ことにより説明を行なつたが、１０１の周波数を
可変とすることにより、可変周波数、電源装置に
も応用が可能である。

以上のようなインバータ制御装置を用いるイン
バータ装置においては、従来の多重型インバータ
制御装置に比べ、主回路素子の数が減るのみなら
ず、出力電圧に含まれる高調波成分も減り、波形
を正弦化するときに必要とされる出力側のフイル
タ部も減少させることができ、変圧器にも、通常
使われる３相変圧器ですむため、価格的にも安く
なる。

以上のように、本発明によれば、２組のインバ
ータの位相差を180゜/11から180゜/13の範囲で幅
をもたせて該２組のインバータを運転させるの
で、第11調波と第13調波を確実に消去もしくは減
少できるという効果がある。

【図面の簡単な説明】

第１図は従来の多重インバータ装置の構成を示
す回路図、第２図はその出力端の基本波ベクトル
図、第３図は第１図に示す各インバータの構成を
示す模形回路図、第４図は第３図に示す回路の動
作を説明するためのタイムチヤート、第５図は本
発明を説明するための概略回路図、第６図はその
動作を説明するためのタイムチヤート、第７図は
高調波を除去するに必要な転流時点を示すグラ
フ、第８図は線間にあらわれる各調波成分波高を
示すグラフ、第９図は第５図に示す回路出力端の
基本波ベクトルを示すベクトル図、第１０図はこ
の発明の一実施例を示す制御回路図、第１１図は
第１０図の各部における制御信号波形を示す図で
ある。 図中X₁，₁，Y₁，₁，Z₁，₁，X₂，₂，Y₂，
₂，Z₂，₂は半導体スイツチ、Ｅは直流電源、１
３，１４は変圧器、１０１は発振器、１０２は分
周器、１０３，１０４はカウンタ、１０５はコン
トロールユニツト、１０６は電圧設定装置、１０
７〜１０９は記憶装置、１１０〜１１２はデータ
セレクタ、１１３〜１１５はリバーシブルカウン
タ、１１６〜１１８はフリツプフロツプ、１２２
〜１２４は遅延回路である。尚図中同一符号は同
一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 短形状の出力電圧を発生する第１および第２
   の単位インバータ装置に使われる半導体スイツチ
   を制御するインバータ制御装置において、基本波
   交流電圧の各半サイクルの中心となる電気角90゜
   及び270゜に対して対称であり、かつ特定高調波
   を消去もしくは、減少させるのに適したあらかじ
   め計算された複数回の転流位置を記憶する記憶装
   置と、前記第１および第２のインバータ装置の入
   力直流電圧に対する交流出力電圧基本波成分の比
   率を求める電圧設定装置と、上記転流位置を上記
   記憶装置より読み出し、この読み出した信号によ
   り、上記第１の単位インバータをスイツチングし
   て第５及び第７調波を除去しつつ基本波成分を制
   御する制御手段と、前記読み出した信号を電気角
   で180゜/11〜180゜/13遅延させる遅延回路と、前
   記遅延回路により遅延された信号で前記第２の単
   位インバータをスイツチングすることにより、第
   ５及び第７調波を除去しつつ基本波成分を制御す
   る制御手段と、上記第１の単位インバータの出力
   及び第２の単位インバータの出力を合成して出力
   する出力合成手段とを備えたことを特徴とするイ
   ンバータ制御装置。