JPS6248261B2 - - Google Patents
Info
- Publication number
- JPS6248261B2 JPS6248261B2 JP17562883A JP17562883A JPS6248261B2 JP S6248261 B2 JPS6248261 B2 JP S6248261B2 JP 17562883 A JP17562883 A JP 17562883A JP 17562883 A JP17562883 A JP 17562883A JP S6248261 B2 JPS6248261 B2 JP S6248261B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- bus
- data
- data transfer
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- FHQVHHIBKUMWTI-ZCXUNETKSA-N 1-palmitoyl-2-oleoyl phosphatidylethanolamine Chemical compound CCCCCCCCCCCCCCCC(=O)OCC(COP(O)(=O)OCCN)OC(=O)CCCCCCC\C=C/CCCCCCCC FHQVHHIBKUMWTI-ZCXUNETKSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、バス変換装置内に複数の入出力装置
毎に送られてくるデータを一定量ずつ蓄積可能な
データ・バツフアとスタツクを有し、複数の入出
力装置との間でデータ転送を行つてデータ・バツ
フアが一杯になるかデータ転送終了の割込みがあ
るとスタツクに登録し、スタツクに登録した順に
従つて主記憶装置との間でデータ転送を行うデー
タ処理システムにおいて、スタツクに１ビツトの
ダミー・フラグを付加し、このダミー・フラグを
使つて中央処理装置からデータ転送終了状態を認
識し得るようにしたデータ転送終了認識方式に関
する。
毎に送られてくるデータを一定量ずつ蓄積可能な
データ・バツフアとスタツクを有し、複数の入出
力装置との間でデータ転送を行つてデータ・バツ
フアが一杯になるかデータ転送終了の割込みがあ
るとスタツクに登録し、スタツクに登録した順に
従つて主記憶装置との間でデータ転送を行うデー
タ処理システムにおいて、スタツクに１ビツトの
ダミー・フラグを付加し、このダミー・フラグを
使つて中央処理装置からデータ転送終了状態を認
識し得るようにしたデータ転送終了認識方式に関
する。
第１図はデータ処理システムの構成を示す図、
第２図はデータ・バツフアとスタツクを説明する
図である。図において、１は中央処理装置、２は
主記憶装置、３はチヤネル装置、４―０ないし４
―ｎは入出力装置、BCはバス変換装置、BFはデ
ータ・バツフア、STはスタツクを示す。
第２図はデータ・バツフアとスタツクを説明する
図である。図において、１は中央処理装置、２は
主記憶装置、３はチヤネル装置、４―０ないし４
―ｎは入出力装置、BCはバス変換装置、BFはデ
ータ・バツフア、STはスタツクを示す。
第１図において、チヤネル装置３と主記憶装置
２との間のデータ転送は第１のバスを使用して行
い、チヤネル装置３と複数の入出力装置４―０な
いし４―ｎとの間のデータ転送は第２のバスを使
用して行う。チヤネル装置３内のバス変換装置
BCは、上記の２つのバスに接続され、各入出力
装置４―０ないし４―ｎから転送されてきたデー
タを各入出力装置毎に一定量ずつ蓄積することが
可能なデータ・バツフアBFを持つている。そし
て、データ・バツフアBF（各入出力装置単位）
が一杯になつたとき、又は入出力装置４―０ない
し４―ｎからデータ転送終了の割込みがあつたと
き自動的にデータ・バツフアBF内のデータを主
記憶装置２に転送する。この主記憶装置２へのデ
ータ転送要求は、データ・バツフアBFの夫々に
ついて非同期に出される。
２との間のデータ転送は第１のバスを使用して行
い、チヤネル装置３と複数の入出力装置４―０な
いし４―ｎとの間のデータ転送は第２のバスを使
用して行う。チヤネル装置３内のバス変換装置
BCは、上記の２つのバスに接続され、各入出力
装置４―０ないし４―ｎから転送されてきたデー
タを各入出力装置毎に一定量ずつ蓄積することが
可能なデータ・バツフアBFを持つている。そし
て、データ・バツフアBF（各入出力装置単位）
が一杯になつたとき、又は入出力装置４―０ない
し４―ｎからデータ転送終了の割込みがあつたと
き自動的にデータ・バツフアBF内のデータを主
記憶装置２に転送する。この主記憶装置２へのデ
ータ転送要求は、データ・バツフアBFの夫々に
ついて非同期に出される。
第１のバスでは例えば16バイト単位のデータ転
送を行い、第２のバスでは例えば２バイト単位の
データ転送を行うというように、第１のバスと第
２のバスとでは、１回のデータ転送に要する時間
が異なるため、スタツクSTが用意され、主記憶
装置２に対してデータ転送要求があるデータ・バ
ツフアBFについては、第２図に示すように、そ
のデータ・バツフアBFの番号＃０、＃１、……
がスタツクSTに登録される。バス変換装置BCに
は、第１のバス制御部と第２のバス制御部があ
り、第１のバス制御部は、スタツクSTから出力
された番号のデータ・バツフアBFに対して主記
憶装置２とのデータ転送を行い、データ転送が終
了すると、スタツクSTをポツプして同様の処理
を繰り返す。第２のバス制御部は、入出力装置４
―０ないし４―ｎから対応する番号のデータ・バ
ツフアBFに対してデータ転送を行い、データ・
バツフアBFが一杯になつたとき、又はデータ転
送終了の割込みが発生したときも自動的に対応す
る番号をスタツクSTに登録する。そして、デー
タ・バツフアBF内の残りのデータを主記憶装置
に転送しデータ転送終了の割込みを中央処理装置
１に通知する。
送を行い、第２のバスでは例えば２バイト単位の
データ転送を行うというように、第１のバスと第
２のバスとでは、１回のデータ転送に要する時間
が異なるため、スタツクSTが用意され、主記憶
装置２に対してデータ転送要求があるデータ・バ
ツフアBFについては、第２図に示すように、そ
のデータ・バツフアBFの番号＃０、＃１、……
がスタツクSTに登録される。バス変換装置BCに
は、第１のバス制御部と第２のバス制御部があ
り、第１のバス制御部は、スタツクSTから出力
された番号のデータ・バツフアBFに対して主記
憶装置２とのデータ転送を行い、データ転送が終
了すると、スタツクSTをポツプして同様の処理
を繰り返す。第２のバス制御部は、入出力装置４
―０ないし４―ｎから対応する番号のデータ・バ
ツフアBFに対してデータ転送を行い、データ・
バツフアBFが一杯になつたとき、又はデータ転
送終了の割込みが発生したときも自動的に対応す
る番号をスタツクSTに登録する。そして、デー
タ・バツフアBF内の残りのデータを主記憶装置
に転送しデータ転送終了の割込みを中央処理装置
１に通知する。
以上に述べたようなバス変換装置BCにおい
て、割込みを上げた入出力装置について中央処理
装置１からバス変換装置BFと主記憶装置２との
データ転送の終了状態を調べる場合、まだ、その
入出力装置の番号がスタツクSTに登録されたま
まで、データ転送が終了していないときには、ス
タツクSTの出力と割込みを上げた入出力装置の
番号とを比較して一致したときにデータ転送の終
了を中央処理装置１に通知する方式が採られてい
る。しかしこのような従来の方式では、割込みを
上げた入出力装置の番号を格納しておくレジスタ
や比較回路などが必要になり、回路量が増大する
という問題がある。
て、割込みを上げた入出力装置について中央処理
装置１からバス変換装置BFと主記憶装置２との
データ転送の終了状態を調べる場合、まだ、その
入出力装置の番号がスタツクSTに登録されたま
まで、データ転送が終了していないときには、ス
タツクSTの出力と割込みを上げた入出力装置の
番号とを比較して一致したときにデータ転送の終
了を中央処理装置１に通知する方式が採られてい
る。しかしこのような従来の方式では、割込みを
上げた入出力装置の番号を格納しておくレジスタ
や比較回路などが必要になり、回路量が増大する
という問題がある。
本発明は、上記の考察に基づくものであつて、
簡単な構成により中央処理装置が該当する入出力
装置と主記憶装置間のデータ転送終了を認識する
ことができるデータ転送終了認識方式を提供する
ことを目的とするものである。
簡単な構成により中央処理装置が該当する入出力
装置と主記憶装置間のデータ転送終了を認識する
ことができるデータ転送終了認識方式を提供する
ことを目的とするものである。
そのために本発明のデータ転送終了認識方式
は、中央処理装置と、主記憶装置と、バス変換装
置を有するチヤネル装置と、複数の入出力装置
と、上記主記憶装置と上記バス変換装置との間の
データ転送に使用される第１のバスと、上記バス
変換装置と上記複数の入出力装置との間のデータ
転送に使用される第２のバスとを具備し、上記バ
ス変換装置に上記入出力装置毎に送られてきたデ
ータを一定量ずつ蓄積可能なデータ・バツフアと
スタツクと第１のバス制御部と第２のバス制御部
と中央処理インタフエースとを具備し、上記第２
のバス制御部により上記複数の入出力装置から対
応する上記データ・バツフアにデータ転送を行つ
て当該データ・バツフアが一杯になつたとき若し
くはデータ転送終了の割込みが発生したときに対
応する入出力装置の番号を上記スタツクに登録
し、上記第１のバス制御部により上記スタツクか
ら出力される番号に対応するデータ・バツフアに
対して上記主記憶装置とのデータ転送を行い、デ
ータ転送が終了すると上記スタツクをポツプして
同様の処理を繰り返すようになつたデータ処理シ
ステムにおいて、上記スタツクに１ビツトのダミ
ー・フラグを付加すると共に、上記第２のバス制
御部は、上記スタツクに上記番号を登録するとき
には上記ダミー・フラグをオフにして登録するよ
うに構成され、上記第１のバス制御部は、上記ス
タツクの出力の上記ダミー・フラグがオンの場合
には上記第１のバスを動作させずに上記中央処理
インタフエースを通して上記中央処理装置にデー
タ転送の終了を通知して上記スタツクをポツプす
るように構成され、上記中央処理装置は、上記バ
ス変換装置と上記主記憶装置との間のデータ転送
の終了状態を調べる場合には上記中央処理インタ
フエースを通して上記スタツクにダミー・フラグ
をオンにして当該入出力装置の番号を登録するよ
うに構成されたことを特徴とするものである。
は、中央処理装置と、主記憶装置と、バス変換装
置を有するチヤネル装置と、複数の入出力装置
と、上記主記憶装置と上記バス変換装置との間の
データ転送に使用される第１のバスと、上記バス
変換装置と上記複数の入出力装置との間のデータ
転送に使用される第２のバスとを具備し、上記バ
ス変換装置に上記入出力装置毎に送られてきたデ
ータを一定量ずつ蓄積可能なデータ・バツフアと
スタツクと第１のバス制御部と第２のバス制御部
と中央処理インタフエースとを具備し、上記第２
のバス制御部により上記複数の入出力装置から対
応する上記データ・バツフアにデータ転送を行つ
て当該データ・バツフアが一杯になつたとき若し
くはデータ転送終了の割込みが発生したときに対
応する入出力装置の番号を上記スタツクに登録
し、上記第１のバス制御部により上記スタツクか
ら出力される番号に対応するデータ・バツフアに
対して上記主記憶装置とのデータ転送を行い、デ
ータ転送が終了すると上記スタツクをポツプして
同様の処理を繰り返すようになつたデータ処理シ
ステムにおいて、上記スタツクに１ビツトのダミ
ー・フラグを付加すると共に、上記第２のバス制
御部は、上記スタツクに上記番号を登録するとき
には上記ダミー・フラグをオフにして登録するよ
うに構成され、上記第１のバス制御部は、上記ス
タツクの出力の上記ダミー・フラグがオンの場合
には上記第１のバスを動作させずに上記中央処理
インタフエースを通して上記中央処理装置にデー
タ転送の終了を通知して上記スタツクをポツプす
るように構成され、上記中央処理装置は、上記バ
ス変換装置と上記主記憶装置との間のデータ転送
の終了状態を調べる場合には上記中央処理インタ
フエースを通して上記スタツクにダミー・フラグ
をオンにして当該入出力装置の番号を登録するよ
うに構成されたことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
第３図は本発明の１実施例構成を示す図であ
る。第３図において、１は中央処理装置、２は主
記憶装置、４―１ないし４―ｎは入出力装置、５
は中央処理インタフエース、６は第１のバス制御
部、７はスタツク、８はデータ・バツフア制御
部、９は第２のバス制御部、１０はデータ・バツ
フア、１１と１２はセレクタを示す。第１のバス
制御部６、第２のバス制御部９、スタツク７とデ
ータ・バツフア１０は先に述べたものであり、入
出力装置４―０ないし４―ｎとデータ・バツフア
１０との間のデータ転送では、第２のバス制御部
９を通してデータ・バツフア制御部８からデー
タ・バツフア１０のアドレスを指定し、第２のバ
ス制御部９がセレクタ１１を通して番号をスタツ
ク７に登録する。また、データ・バツフア１０を
主記憶装置２との間のデータ転送では、第１のバ
ス制御部６を通してデータ・バツフア制御部８か
らデータ・バツフア１０のアドレスを指定し、デ
ータ転送終了毎に第１のバス制御部６がスタツク
７をポツプする。
る。第３図において、１は中央処理装置、２は主
記憶装置、４―１ないし４―ｎは入出力装置、５
は中央処理インタフエース、６は第１のバス制御
部、７はスタツク、８はデータ・バツフア制御
部、９は第２のバス制御部、１０はデータ・バツ
フア、１１と１２はセレクタを示す。第１のバス
制御部６、第２のバス制御部９、スタツク７とデ
ータ・バツフア１０は先に述べたものであり、入
出力装置４―０ないし４―ｎとデータ・バツフア
１０との間のデータ転送では、第２のバス制御部
９を通してデータ・バツフア制御部８からデー
タ・バツフア１０のアドレスを指定し、第２のバ
ス制御部９がセレクタ１１を通して番号をスタツ
ク７に登録する。また、データ・バツフア１０を
主記憶装置２との間のデータ転送では、第１のバ
ス制御部６を通してデータ・バツフア制御部８か
らデータ・バツフア１０のアドレスを指定し、デ
ータ転送終了毎に第１のバス制御部６がスタツク
７をポツプする。
このような構成において、本発明は、第２図に
示すスタツク７のように、１ビツトのダミー・フ
ラグを設けるものである。そして、第２のバス制
御部９は、スタツク７に入出力装置の番号を登録
する際にはダミー・フラグを“０”にして登録す
る。それに対し、データ転送終了の割込みを上げ
た入出力装置からのデータについて、中央処理装
置１から、バス変換装置と主記憶装置２との間の
データ転送の終了状態を調べる場合には、中央処
理装置１は、中央処理インタフエース５を通して
割込みを上げた入出力装置に対応する番号をスタ
ツク７に登録すると同時にそのダミー・フラグを
“１””にセツトする。このときにはまだその入出
力装置の番号がスタツクに登録されたままで、デ
ータ転送が終了していない状態である。従つて、
第１のバス制御部６がスタツク７をポツプし、ス
タツク７に登録された順番に従つてデータ・バツ
フア１０と主記憶装置２との間のデータ転送を行
うと、まず割込みを上げた入出力装置に対応した
番号でダミー・フラグが“０”のものがスタツク
７から出力され（ここで最後のデータ転送が終
了）、その後に、同じ入出力装置に対応した番号
でダミー・フラグが“１”のものがスタツク７か
ら出力されることになる。そこで、第１のバス制
御部６は、スタツク７をポツプして出力されるダ
ミー・フラグが“１”か否かを調べ、ダミー・フ
ラグが“１”の場合には、その番号に対応した入
出力装置については最後のデータ転送が既に終了
しているはずであるので、第１のバスを動作させ
ずに、中央処理インタフエース５を通して中央処
理装置１にデータ転送の終了を通知し、スタツク
７をポツプする。中央処理装置１への通知は、例
えば中央処理インタフエース５にステータス・レ
ジスタを設け、第１のバス制御部６がダミー・フ
ラグが“１”のスタツク出力を検出したときにス
テータス・レジスタを“１”にセツトし、中央処
理装置１からはこのステータス・レジスタを定期
的にみにくるようにしてもよい。
示すスタツク７のように、１ビツトのダミー・フ
ラグを設けるものである。そして、第２のバス制
御部９は、スタツク７に入出力装置の番号を登録
する際にはダミー・フラグを“０”にして登録す
る。それに対し、データ転送終了の割込みを上げ
た入出力装置からのデータについて、中央処理装
置１から、バス変換装置と主記憶装置２との間の
データ転送の終了状態を調べる場合には、中央処
理装置１は、中央処理インタフエース５を通して
割込みを上げた入出力装置に対応する番号をスタ
ツク７に登録すると同時にそのダミー・フラグを
“１””にセツトする。このときにはまだその入出
力装置の番号がスタツクに登録されたままで、デ
ータ転送が終了していない状態である。従つて、
第１のバス制御部６がスタツク７をポツプし、ス
タツク７に登録された順番に従つてデータ・バツ
フア１０と主記憶装置２との間のデータ転送を行
うと、まず割込みを上げた入出力装置に対応した
番号でダミー・フラグが“０”のものがスタツク
７から出力され（ここで最後のデータ転送が終
了）、その後に、同じ入出力装置に対応した番号
でダミー・フラグが“１”のものがスタツク７か
ら出力されることになる。そこで、第１のバス制
御部６は、スタツク７をポツプして出力されるダ
ミー・フラグが“１”か否かを調べ、ダミー・フ
ラグが“１”の場合には、その番号に対応した入
出力装置については最後のデータ転送が既に終了
しているはずであるので、第１のバスを動作させ
ずに、中央処理インタフエース５を通して中央処
理装置１にデータ転送の終了を通知し、スタツク
７をポツプする。中央処理装置１への通知は、例
えば中央処理インタフエース５にステータス・レ
ジスタを設け、第１のバス制御部６がダミー・フ
ラグが“１”のスタツク出力を検出したときにス
テータス・レジスタを“１”にセツトし、中央処
理装置１からはこのステータス・レジスタを定期
的にみにくるようにしてもよい。
以上の説明から明らかなように、本発明によれ
ば、スタツクにダミー・フラグの１ビツトを付加
し、このダミー・フラグを中央処理装置からセツ
トし、セツトされたダミー・フラグがスタツクか
ら出力されるのを検出するようにしたので、回路
構成が簡単で、少ない回路量で、中央処理装置が
割込みを上げた入出力装置と主記憶装置との間の
データ転送終了を認識することができる。
ば、スタツクにダミー・フラグの１ビツトを付加
し、このダミー・フラグを中央処理装置からセツ
トし、セツトされたダミー・フラグがスタツクか
ら出力されるのを検出するようにしたので、回路
構成が簡単で、少ない回路量で、中央処理装置が
割込みを上げた入出力装置と主記憶装置との間の
データ転送終了を認識することができる。
第１図はデータ処理システムの構成を示す図、
第２図はデータ・バツフアとスタツクを説明する
図、第３図は本発明の１実施例構成を示す図であ
る。 １…中央処理装置、２…主記憶装置、３…チヤ
ネル装置、４―０ないし４―ｎ…入出力装置、５
…中央処理インタフエース、６…第１のバス制御
部、７とST…スタツク、８…データ・バツフア
制御部、９…第２のバス制御部、１０とBF…デ
ータ・バツフア、１１と１２…セレクタ、BC…
バス変換装置。
第２図はデータ・バツフアとスタツクを説明する
図、第３図は本発明の１実施例構成を示す図であ
る。 １…中央処理装置、２…主記憶装置、３…チヤ
ネル装置、４―０ないし４―ｎ…入出力装置、５
…中央処理インタフエース、６…第１のバス制御
部、７とST…スタツク、８…データ・バツフア
制御部、９…第２のバス制御部、１０とBF…デ
ータ・バツフア、１１と１２…セレクタ、BC…
バス変換装置。
Claims (1)
- １ 中央処理装置と、主記憶装置と、バス変換装
置を有するチヤネル装置と、複数の入出力装置
と、上記主記憶装置と上記バス変換装置との間の
データ転送に使用される第１のバスと、上記バス
変換装置と上記複数の入出力装置との間のデータ
転送に使用される第２のバスとを具備し、上記バ
ス変換装置に上記入出力装置毎に送られてきたデ
ータを一定量ずつ蓄積可能なデータ・バツフアと
スタツクと第１のバス制御部と第２のバス制御部
と中央処理インタフエースとを具備し、上記第２
のバス制御部により上記複数の入出力装置から対
応する上記データ・バツフアにデータ転送を行つ
て当該データ・バツフアが一杯になつたとき若し
くはデータ転送終了の割込みが発生したときに対
応する入出力装置の番号を上記スタツクに登録
し、上記第１のバス制御部により上記スタツクか
ら出力される番号に対応するデータ・バツフアに
対して上記主記憶装置とのデータ転送を行い、デ
ータ転送が終了すると上記スタツクをポツプして
同様の処理を繰り返すようになつたデータ処理シ
ステムにおいて、上記スタツクに１ビツトのダミ
ー・フラグを付加すると共に、上記第２のバス制
御部は、上記スタツクに上記番号を登録するとき
には上記ダミー・フラグをオフにして登録するよ
うに構成され、上記第１のバス制御部は、上記ス
タツクの出力の上記ダミー、フラグがオンの場合
には上記第１のバスを動作させずに上記中央処理
インタフエースを通して上記中央処理装置にデー
タ転送の終了を通知して上記スタツクをポツプす
るように構成され、上記中央処理装置は、上記バ
ス変換装置と上記主記憶装置との間のデータ転送
の終了状態を調べる場合には上記中央処理インタ
フエースを通して上記スタツクにダミー・フラグ
をオンにして当該入出力装置の番号を登録するよ
うに構成されたことを特徴とするデータ転送終了
認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17562883A JPS6084656A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送終了認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17562883A JPS6084656A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送終了認識方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084656A JPS6084656A (ja) | 1985-05-14 |
| JPS6248261B2 true JPS6248261B2 (ja) | 1987-10-13 |
Family
ID=15999402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17562883A Granted JPS6084656A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送終了認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084656A (ja) |
-
1983
- 1983-09-21 JP JP17562883A patent/JPS6084656A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084656A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799199A (en) | Bus master having burst transfer mode | |
| JPH08235141A (ja) | 情報処理システム | |
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| US6496878B1 (en) | Transfer progress alert module | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| JP3703532B2 (ja) | 多重化アドレスバスを備えたコンピュータシステム | |
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| JPS6248261B2 (ja) | ||
| JPH1063617A (ja) | シリアル通信装置 | |
| JPS6332298B2 (ja) | ||
| JP3293838B2 (ja) | データ転送方式 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JPH05324539A (ja) | 半導体装置 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPS62151028A (ja) | デ−タ変換装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPS6041387B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS6084657A (ja) | デ−タ転送要求スタックのバイパス制御方式 | |
| JPS63276941A (ja) | デ−タ転送制御方式 | |
| JP2000099432A (ja) | シリアル入出力制御回路 | |
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPH0315217B2 (ja) | ||
| JPS63165943A (ja) | バス中継装置 |