JPS6247297A - 時分割多重時間スイツチ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割交換用の時分割多重時間スイッチ制御方
式に係り、特に多様な速度の各種トラヒックを多元的に
取り扱う時分割多重４間スイッチの制御方式に関する。

〔従来技術〕

現在、ディジタル総合サービス網（ＩＳＤＮ：Ｉｎｔｅ
ｇｒａｔｅｄ　５ｅｒｖｉｃｅ　Ｄｉｇｉｔａｌ　Ｎｅ
ｔｗｏｒｋ）に関する検討が国の内外において精力的に
進められている。

ｌ５ＤＮは音声通信のみならず、データイメージ、画像
など多様な通信サービスを総合一体内に取り扱う網であ
る。

この場合少ないオーバヘッドで単−網によりこれら多様
な通信サービスを提供できるならば、通信網の簡明化、
保守・運用の一元化など少なからぬメリットがあると考
えられる。また、ｌ５ＤＮでは音声通信の６４ｋｂ／ｓ
あるいはその１／ｎ１ｎ倍程度のサービスのみならず、
画像までを含めた極めて広い速度範囲の通信サービスの
提供が必須であることも周知の通りであり、これらをで
きるだけ容易にかつ画一的に処理できる′単一アーキ゛
　−テクチャの交換機の実現が望まれる。

以上のような考えのもとに゛極めてひろい速度範囲の各
種通信サービスを回線交換／パケット交換を含めた単一
アーキテクチャの統合交換機で交換する新たな交換方式
「回線／パケット統合交換方式」　（特願昭５８−０４
４７４０号明細書ならびに特願昭５８−０９５１６９号
明細書、以下文献１及び２と称する）が提案されている
。

上記文献１及び２に記載された発明の方式では　　　。

第２図に示すように交換機をピ、ルデイング・プロ　　
、ツタ化した通信ノードとし、これら紮複数のループに
よって結合し、特定の通信ノード間にまたがる複数の回
線交換呼を例えば音声の標本化周期１２５μｓｅｃごと
に一つの混合パケットに組み立てて送受する方法を採用
した。

以下、第２ＷＪにて前記文献１及び２による「回線／パ
ケット統合交換方式」について簡単に説明する。ただし
第２図ならびに以下の説明では上記方式に関するパケッ
ト呼の混在で発生する付加部分゛につい゛ては本発明の
記述に直接関連しないので省略することとする。

第２図で各通信ノード内のＩＮＦ部（インターフェース
回路）は、交換機に収容される加入者線および局間中継
トランク群からの情報を収容するだめのインターフェー
ス機能と、これらの情報をディジタル多重化あるいは多
重分離する機能とを有するものである。また時分割多重
時間スイッチ・メモリ回路Ｔは、ＩＮＦ部から複数ルー
プへの順方向についてはＩＮＦ部からのディジタル多重
化チャネル内の通話情報を一旦バッファリングすること
でチャネル相互の時間位相の変換（時間スイッチ機能）
、ならびに特定通信ノード間にまたがる複数の回線交換
呼を第３図に関連して後述する混合パケット形式に編集
する機能、複数ループへの送出待合せ機能を有し、複数
ループからＩＮＦ部への逆方向については上述の逆機能
を有する。

また、図中ＣＭは時間スイッチ制御メモ９回Ｗｋで、Ｉ
ＮＦ部から上述の時分割多重時間スイッチ・メモリ回路
Ｔへ到来するディジタル多重化された通話情報をタイム
スロットごとに書き込む番地を、あるいは逆に時分割多
重時間スイッチ・メモリ回路ＴからＩＮＦ部ヘディジタ
ル多を送出する通話情報をタイムスロットごとに読み出
す番地を指定する機能を有する。

また、第２図でＤ／Ｉは、通信ノードの時分割多重時間
スイッチ・メモリ回路Ｔと複数ディジタル多重ループ（
複数ループ）とのインタフェース回路で複数ループ上の
空き時間位置に通信ノードからの通話情報を挿入する機
能（Ｉｎｓｅｒｔｗｉ能）、あるいは逆に自モジニール
宛の通信情報を複数ループ上から分岐する機能（１）ｒ
ｏｐ機能）を有する。

第３図は第２図で示した特定の通信ノード間にまたがる
複数の回線交換呼を一つの混合パケットに組み立ててル
ープを介して送受する際の混合パケット・フォーマット
である。図中、ＤＡは着信通信ノードの番号、ＳＡは発
信通信ノードの番号であり、ＤＡとＳＡとでヘッダ部を
構成する。また、ＣＨ，〜ＣＨゎは、おのおのその時刻
に発信通信ノードおよび着信通信ノード間で同時に通話
中のｎチャネルの通話メツセージ部である。おのおのの
チャネルの通話メツセージ部の大きさはその回線交換呼
の通信速度に比例して確保される。例えば音声を例とす
ると、１混合パケットに含まれる１音声チヤネルの情報
量を１標本分（８ビツト）とすることが可能である。ま
たこの方式により、極めて広い速度範囲の多元通信サー
ビスを画一的にスイッチングすることができる。

さて、以上説明した従来の「回線／パケット統合交換方
式」の経済的かつ具体的実現法、とくに第２図で示した
時分割多重時間スイッチ・メモリ回路Ｔならびにその制
御回路である時間スイッチ制御メモ９回ｆ８ＣＭの経済
的かつ具体的な実現法として、第４図に示す時分割多重
時間スイッチ回路（特願昭５８−１５５５８１号明細書
、文献３）が提案されている。

第４図は第２図で説明した時分割多重時間スイッチ・メ
モリ回路Ｔとその制御を行う時間スイッ子制御回路ＣＭ
についてその構成の概略と動作を示すブロック図である
。但し、第４図では簡単のため時分割多重時間スイッチ
・メモリ回路Ｔは、第２図でＩＮＦ部からループ側に信
号の流れる順方向に関連する回路構成の概略を示すもの
で逆方向１ｍ　４Ｍ　号の流れる回路は省略されている
（逆方向の回路も構成は順方向とほぼ同様で、動作が丁
度逆の関係になるので容易に推察できる）。

第４図で時分割多重時間スイッチ・メモリ回路Ｔは、い
わゆるランダム・アクセス・メモリ（ＲＡＭ）で構成さ
れたメモリ回路２面から成っている。第１のメモリ面は
偶数時間フレームでＩＮＦ部から受信するディジタル多
重化チャネルの各通話情報１フレ一ム分の書き込みを行
い、次の奇数フレームで読み出しを行って第２図で示し
たル−プ分岐・挿入機能を有するインターフェース回路
Ｄ／Ｉへ送出する。第２のメモリ面はこれとは逆に奇数
時間フレームで通話情報の書き込みを行い、次の偶数時
間フレームで通話情報の読み出しを行う。これら２面の
メモリ回路へのＩＮＦ部からのディジタル多重化チャネ
ルの各通話情報は、入力タイムスロットごとに時間スイ
ッチ制御メモリ回路ＣＭの指示するメモリ番地へ書き込
まれる（ランダム書き込み）。時間スイッチ制御メモリ
回路ＣＭは、時分割多重時間スイッチ・メモリ回路Ｔの
上で、入力チャネルの通話情報が第４図に示す如く、メ
モリの先頭番地から順番に通信ノード＃１宛（図中ノー
ド＃１宛）の通話情報、ノード＃２宛の通話情報、・・
・　・・・、ノード＃Ｎ宛の通話情報となるように、か
つ同じ番号（例えば＃１）の通信ノード宛の通話情報は
、その時間にｎ呼あればこれもその中でチャネル＃１．
＃２．・・・、ｉｎ（第３図ＣＨＩ、・・・、ＣＨ−と
順番に配列されるように入力タイムスロットごとに書き
込み番地の指示を出す。

以上説明したように時分割多重時間スイッチ・メモリ回
路Ｔへ入力チャネルの通話情報を書き込んだ結果、次フ
レームでその内容を先頭番地から逐次ループ側の伝送速
度と整合した速度で読み出しく逐次読み出し）、同一通
信ノード宛の一連の通話情報群ごとに、第３図で示した
ような宛先ノード・アドレスＤＡならびに発信元ノード
・アドレスＳＡを付加すれば、所望の混合パケットが形
成できることになる。

時分割多重時間スイッチ・メモリ回路Ｔを偶・奇フレー
ム用に２面設けた理由は、当業者にはよく知られている
「スリップ」という現象を避けるためである（詳しくは
前記文献３参照）。

ところで時分割多重時間スイッチ・メモリ回路Ｔ上で常
に先頭番地から通信ノード宛の＃１チャネル、＃２チャ
ネル、・・・　・・・と整然と通話情報を配列して書き
込むためには、通話中の呼の復旧、あるいは新呼の生起
に伴って、その都度時間スイッチ制御メモリ回路ＣＭの
内容を更新する必要がある。今、例えば通信ノード＃】
宛の＃」チャネルの呼が復旧した場合、この呼が時分割
多重時間スイッチ・メモリ回Ｗｌ＆Ｔ上でに語を使用、
すなわちこの呼が見本通信速度のに倍の通信速度の呼で
あったとすると、時分割多重時間スイッチ・メモリ回１
！ａＴ上でこれより老番に位置するメモリ領域を使用し
ていた各通話チャネルの呼のメモリ使用領域をそれぞれ
に番地繰り上げればよい。そのためには各入力タイムス
ロットごとにＣＭのメモリ内容を読み出しその結果を時
分割多重時間スイッチ・メモリ回路Ｔへ送出すると同時
に、−その結果を復旧した呼が使用していた領域を示す
アドレスと比較し、復旧呼のアドレスより大きい場合に
はその内容をｋだけ減算して元の位置に再書き込みすれ
ばよい。逆にに倍呼の新呼が生起した場合には、時分割
多重時間スイッチ・メモリＴ上の新呼が使用すべき領域
より老番に位置するメモリ領域を使用していた各通話チ
ャネルの呼のメモリ使用領域をそれぞれに番地繰り下げ
る必要がある。そのためには、先と同様ＣＭのメモリ内
容のうち、新呼が使用する領域を示すアドレスより大き
いものについて、その内容をｋだけ加算すればよＩＩ）
。

第４図におけるＡＳＵ　（アドレス・シフト・ユニット
）は、図では省略されているが、交換呼処理を司る制御
プロセッサからの指示により、上述したようなＣＭのメ
モリ内容の比較および修正演算を行う演算回路である。

〔従来技術の問題点〕

以上述べた従来方式において、ループに接続されている
２つの通信ノード（以下ノード１とノードｊとする）が
通信中でノード】からノードＪ方向に通話中の呼が復旧
あるいは、新呼が生起した場合、前述の動作原理に従い
発信ノードｌの時分割多重時間スイッチ内で組み立てら
れる混合パケットの長さが変化し、変化後の混合パケッ
トがループ上を伝送され、受信ノード」内の時分割多重
時間スイッチに書き込まれる。この変化後の混合パケッ
トは、発呼あるいは復旧したチャネル以降の通話データ
が発呼の場合は繰り下がり、復旧の場合は繰り上がり、
その位置がシフトしているため、ノード」において変化
前の時間スイッチ制御メモリが供給する読み出しアドレ
スで混合パケットを構成する通話データを読み出すと、
別の通話データを読んでしまい混信が発生する。

すなわち、通信ノード間においては発呼、復旧に伴う時
間スイッチ制御メモリの更新は、発着信ノード間でフレ
ーム単位の時刻を一致させて行う必要があるが、従来は
フレーム単位の時刻を一致させてこの時間スイッチ制御
メモリの更新処理を行う手段が提供されていなかったた
め、混信を完全に防止できない、という欠点があった。

〔発明の目的〕

本発明は、上記欠点を解決すべく成されたもので、発呼
、復旧に伴う各ノードの時間スイッチ制御メモリを更新
するフレーム時刻を一致させ、上述の混信を防止した時
分割多重時間スイッチ制御方式を提供することを目的と
する。

〔発明の構成〕

本発明は、時分割多重時間スイッチ及び該時分割多重時
間スイッチを制御する時間スイッチ制御メモリを有する
複数の通信ノードと、前記通信ノード間を結合する通信
ネットワークとからなる通信システムの時分割多重時間
スイッチを制御する時分割多重時間スイッチ制御方式に
おいて、前記通信ノードに時分割多重フレームの数を計
数するＮ進カウンタを設け、通信ノード間で通信を設定
あるいは開放する場合、その都度当該通信ノード間の打
ち合わせにより０≦ｍ≦Ｎ−１なる値ｍを選択し、しか
るのち前記当該通信ノードは、前記Ｎ進カウンタの値が
前記打ち合わせを行った時点の値と前記選択値ｍとのｍ
ｏｄ　Ｎの和に等しくなった時点で、当該通信ノードの
前記時間スイッチ制御メモリの内容を前記通信が設定あ
るいは開放されるように変更することを特徴とする。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の時分割多重時間スイッチ制御方式の実
施例における各ノードの構成を示す概略図である。第１
図は、ＩＮＦ部から到来した入力通話信号が送信ノード
−ルーブー受信ノードの経路で出側のＩＮＦ部へ伝達さ
れている場合を示している。送信ノードは、ＩＮＦ部、
送信用時分割多重時間スイッチ１０、送信用時間スイッ
チ制御メモリ１１、ループインターフェース１２、制御
１プロセッサ１３、Ｎ進カウンタ１４、比較回路１５、
保持回路１６から構成されている。また、受信ノードは
、■ＮＦ部、受信用時分割多重時間スイッチ２０、受信
用時間スイッチ制御メモリ２１、ループインターフェー
ス２２、制御プロセッサ２３、Ｎ進カウンタ２４、比較
回路２５、保持回路２６で構成されている。そして、送
信ノードと受信ノードとはループインターフェースにお
いてループ＃１〜＃ｌで接続されている。

第１図において、送信用時分割多重時間スイッチ１０、
送信用時間スイッチ制御メモリ１１、送信用ループイン
ターフェース１２の動作は、第２図および第４図で示し
た従来例の時分割多重時間スイッチ・メモリ回路Ｔ１時
間スイッチ制御メモリ回路ＣＭ、インターフェース回路
Ｄ／Ｉと各々同様である。

また、受信用時分割多重時間スイッチ２０、受信用時間
スイッチ制御メモリ２１、受信用ループインターフェー
ス２２の動作もデータの流れが逆方向である点を除けば
、送信側の動作とほぼ同様である。

一方、Ｎ進カウンタ１４．２４は、各７−ドにおいて１
フレ一ム時間（たとえば１２５μｓ）毎に＋１加算され
０からＮ−１までのフレーム時刻を計数する。

ここで送信ノードから受信ノードに向かって新たに呼が
生起した場合の動作につき説明する。送信ノードを制御
する制御プロセッサ１３は、適当な値ｍ（０≦ｍ≦Ｎ−
１）を選択する。この値ｍは、呼が生起した時点からｍ
フレーム時間後に送信用時間スイッチ制御メモリ１１を
更新することを意味する。送信ノードの制御プロセッサ
１３は、この値ｍと、発呼に伴う時間スイッチ制御メモ
リの更新情報をループを介して受信ノード宛に送信する
。

同時にＮ進カウンタ１４の値Ｋｓ（０≦Ｋｚ≦Ｎ、−１
）を読み出し記憶する。

受信ノードを制御する制御プロセッサ２３は、制御プロ
セッサ１３からの情報を受は取った時点からｍフレーム
時間後に受信用時間スイッチ制御メモリ２１を更新する
ことが可能か否かをチェックする。

これは送信ノードから指定されたｍフレーム時間後に受
信ノードでは既に別の通信ノードとの間で受信用時間ス
イッチ制御メモリ２１を更新することが決まっている場
合があるからである。

この場合は、受信ノードの制御プロセッサ２３は、送信
ノードの制御プロセッサ１３に対して指定されたｍフレ
ーム時間後には、受信用時間スイッチ制御メモリ２１を
更新することは不可能であることを示す「フレーム時側
基信号」を、ループインターフェース２２．ループ、ル
ープインターフェース１２を介して送信ノードの制御プ
ロセッサ１３に返信する。

一方、指定されたｍフレーム時間後が空いている時には
、制御プロセッサ２３は、この値ｍと受信用時間スイッ
チ制御メモリ２１０更新情報を記憶すると同時に、送信
ノードの制御プロセッサ１３に対してｍフレーム時間後
に、受信用時間スイッチ制御メモリ２１を更新すること
が可能であることを示す「フレーム時刻空信号」をルー
プインターフニー２２２．　ルーフ、ルーフインターフ
ェース１２を介して、送信ノードの制御プロセッサ１３
に返信する。

これと同時に受信ノードの制御プロセッサ２３は、Ｎ進
カウンタ２４の値に鳳（０≦に、≦Ｎ−１）を読み出し
、ｍフレーム後のカウンタ値である（Ｋｍ＋ｍ）ｍｏｄ
Ｎ（Ｋｍ＋ｍをＮで割った余り）を算出し、保持回路２
６にセットする。この値とＮ進カウンタ２４の値を比較
回路２５で比較し、一致したフレームで制御プロセッサ
２３の指示により、受信用時間スイッチ制御メモリ２１
を更新する。

一方、前記返信情報を受は取った送信ノードの制御プロ
セッサ１３は、該返信情報が「フレーム時側基信号」で
あれば、再度前記ｍの値を選択し直して、前述の処理を
再試行する。逆に「フレーム時刻空信号」を受は取った
場合は、呼が生起した時点でのＮ進カウンタ１４の値で
あったに、から、ｍフレーム後のＮ進カウンタ１４の、
値である（Ｋｓ十ｍ　）　ｍａｄ　Ｎを算出し、保持回
路１６にルットする。

この値とＮ進カウンタ１４の値を比較回路１５で比較し
、一致したフレームで制御プロセッサ１３の指示により
、送信用時間スイッチ制御メモリ１１を呼設定される様
に更新する。

以上では送信ノードと受信ノード間で新たに呼が生起し
た場合につき説明したが現在通話中の呼が復旧する場合
も時間スイッチ制御メモ！ＪＩ１．２１−仄０ の更新情報内容が異なる点を除けば全く同様の手順で処
理できる。

尚、本実施例は、呼の生起、復旧に伴う時間スイッチ制
御メモリの更新処理が、】通信ノードで、１フレームに
最大１呼の例につき説明したが、１フレームに複数呼の
生起、復旧が可能な構成に対しても全く同様の手順で処
理できる。この場合、選択したｍフレーム後のフレーム
時刻が相手ノードで塞っている確率が減少するので無効
処理が減り、システムの処理能力が増大する。さらに１
フレームに任意の数の呼の生起、復旧が可能なシステム
を構成すればノード間の打ち合わせや更新準備に必要な
最小限のｍ（０≦ｍ≦Ｎ−１）を選択し、相手ノードに
通知するだけでよく、相手ノードからの返信は不要であ
る。またＮの値そのものも本実施例の場合に比べてかな
り小さくすることができる。

また本発明は、以上の実施例で示した以外の形状を持つ
一般の通信システムに対しても適用可能である。例えば
時分割多重時間スイッチと時間スロー イッチ制御メモリを持つ通信ノードを空間分割スイッチ
で結合した通常の電子交換システムや、前記通信ノード
をバスで結合した通信システム等に対しても有効である
。これらのシステムにおいては、通信ノード間で時間ス
イッチ制御メモリを更新するフレーム時刻が異なっても
必ずしも本発明の従来例で示した様な混信は発生しない
。しかし、送信ノードと受信ノードとの間で、時間スイ
ッチ制御メモリを更新するフレーム時刻が異なると、受
信ノードにおいて、送信データ以外の不要なデータが現
れる等の問題がある。そこで、本発明を同様に適用し、
フレーム時刻を一致させることにより、これらの欠点を
完全に解消することができる。

〔発明の効果〕

以上説明したように本発明によれば、呼の生起。

復旧に際して送・受信ノード間で時間スイッチ制御メモ
リを更新するフレーム時刻を一致させることが可能とな
るので、従来例の欠点であった混信を防ぐことができる
という効果が得られる。

【図面の簡単な説明】

第１ｒＩＡは、本発明の時分割多重時間スイッチ制御方
式の実施例における各ノードの構成を示す概略図、 第２図は、本発明を適用する対象となる通信システムの
構成を示すブロック図、 第３図はビルディング・ブロック化された通信ノード相
互間に通話情報の授受を行う際の混合パケット形式の例
を示す図、 第４５！Ｉは従来技術による時間スイッチの構成とその
動作概略を示すブロック図である。 １０　　　　　・・・・・・送信用時分割多重時間スイ
ッチ１１　　　　　・・・・・・送信用時間スイッチ制
御メモリ１２　　　　　・・・・・・ループインターフ
ェース１３　　　　　・・・・・・制御プロセッサ１４
　　　　　・・・・・・Ｎ進カウンタ１５　　　　　・
・・・・・比較回路 １６　　　　　・・・・・・保持回路 ２０　　　　　・・・・・・受信用時分割多重時間スイ
ッチ２１　　　　　・・・・・・受信用時間スイッチ制
御メモリ２２　　　　　・・・・・・ループインターフ
ェース２３　　　　　・・・・・・制御プロセッサ２４
　　　　　・・・・・・Ｎ進カウンタ２５　　　　　・
・・・・・比較回路 ２６　　　　　・・・・・・保持回路 ＩＮＦ　　　・・・・・・インターフェース回路Ｔ　　
　　・・・・・・時分割多重時間スイッチ・メモリ回路 ＣＭ　　　　・・・・・・時間スイッチ制御メモリ回路
Ｄ／Ｉ　　　・・・・・・ループインターフェース回路
ＡＳＵ　　　・・・・・・アドレス・シフト・ユニット
代理人　弁理士　　岩　佐　義　幸 第１図

Claims (1)

【特許請求の範囲】
1. （１）時分割多重時間スイッチ及び該時分割多重時間ス
   イッチを制御する時間スイッチ制御メモリを有する複数
   の通信ノードと、前記通信ノード間を結合する通信ネッ
   トワークとからなる通信システムの時分割多重時間スイ
   ッチを制御する時分割多重時間スイッチ制御方式におい
   て、前記通信ノードに時分割多重フレームの数を計数す
   るＮ進カウンタを設け、通信ノード間で通信を設定ある
   いは開放する場合、その都度当該通信ノード間の打ち合
   わせにより０≦ｍ≦Ｎ−１なる値ｍを選択し、しかるの
   ち前記当該通信ノードは、前記Ｎ進カウンタの値が前記
   打ち合わせを行なった時点の値と前記選択値ｍとのｍｏ
   ｄＮの和に等しくなった時点で、当該通信ノードの前記
   時間スイッチ制御メモリの内容を前記通信が設定あるい
   は開放されるように変更することを特徴とする時分割多
   重時間スイッチ制御方式。