JPS6246877B2 - - Google Patents
Info
- Publication number
- JPS6246877B2 JPS6246877B2 JP53123565A JP12356578A JPS6246877B2 JP S6246877 B2 JPS6246877 B2 JP S6246877B2 JP 53123565 A JP53123565 A JP 53123565A JP 12356578 A JP12356578 A JP 12356578A JP S6246877 B2 JPS6246877 B2 JP S6246877B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- detection
- display body
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 238000004040 coloring Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004042 decolorization Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Description
本発明はエレクトロクロミイ表示素子（以下
EC素子と略称する）のような記憶性を有する表
示体の駆動装置に関する。 上述したEC素子は正方向の電圧印加によりそ
の電荷量が所定量以上になると発色し、逆方向の
電圧印加により電荷量が減少すると消色する。そ
してこの素子は一度発色状態になるとその正方向
の印加電圧を断つても逆方向の電圧を印加しない
限りすぐには消色しない性質、すなわち記憶性を
有している。 従来EC素子のような表示体の駆動装置として
表示信号が入力された時発色駆動回路を所定時間
作動して表示体に正方向の電圧を印加し表示体を
発色させ、この電圧印加を断つた後次第に端子電
圧が減少して消色状態になるのを防止する為表示
信号が入力されている限り発色駆動回路を所定間
隔で断続的に作動するものが知られている。この
装置は発色駆動回路を断続的に作動するので節電
できる利点がある。しかしながら表示体のパター
ン面積の差異、あるいは表示体自身の特性のバラ
ツキや特性の経年変化等により表示体が発色状態
から消色状態になるまでの時間はそれぞれ異な
り、また変化していく。したがつて従来装置の如
く駆動回路が断続的に作動する時間間隔を予め設
定してしまうと、表示信号が入力されて発色状態
になければならないのに消色状態になつてしまつ
たり、また発色状態にあるのにEC素子へ電圧を
ムダに印加してしまつたり等の不都合が生ずる。 本発明の目的は上記不都合を除去し、表示体の
パターン面積に差異があつても、あるいは表示体
自身の特性のバラツキや経年変化があつても発色
状態を確実に保持でき、また合理的な節電のでき
る表示体の駆動装置を提供することにある。 以下本発明の実施例を添付図面に基づいて説明
する。 まずEC素子ECの一般的構造を説明する。第１
図において、１は基板、２は電極、３はエレクト
ロクロミイ層（以下EC層と略称する）、４は固定
電解質層、５は電極である。そして電極５に
（＋）を印加し電極２に（−）を印加するすなわ
ち正方向に電圧を印加すると、供給電荷量が所定
量以上になつた時EC層が発色する。また電極５
に（−）を、電極２に（＋）を印加するすなわち
逆方向に電圧を印加すると、電荷量が所定量以下
に減少した時EC層が消色する。このEC素子EC
の正方向に三角波電圧を印加し、その後EC素子
ECの逆方向に前記と同様の三角波電圧を印加し
た場合の特性は第２図の如くである。すなわち第
２図の横軸はEC素子の印加電圧、縦軸はEC素子
（正確にはEC層）の発色濃度を示しており、上述
した電圧の印加によりその濃度はａ→ｂ→ｃ→ｄ
→ｅ→ａと変化する。本発明ではEC素子が発色
していると認識できる限界濃度をNcとし、また
消色したと認識できる限界濃度をNdと定めてい
る。そしてEC素子の発色濃度がNc以上であれば
「EC素子が充分な発色状態にある」と称し、Nc
とNdの間すなわち発色しているか消色している
か不明確な状態にあれば「EC素子が不充分な発
色状態にある」と称し、Nd以下であれば「EC素
子が充分な消色状態にある」と称している。そし
てEC素子への電圧印加を断つた時のNc，Ndに対
応するEC素子の端子電圧をそれぞれVc，Vdと定
めている。すなわちEC素子の発色濃度はEC素子
に蓄積された電荷量に依存するものであり、本装
置ではこの電荷量を開放状態の電圧Vc，Vdによ
つて知ろうとしている。 次に本発明の回路例を第３図を参照して説明す
る。 １，２，３は電源端子で、２は接地され１―２
間には正の電圧（＋V1）が、２―３間には負の電
圧（−V2）がそれぞれ印加される。ECは前述し
たEC素子である。尚本実施例ではEC素子を用い
たが本発明における表示体はEC素子のような記
憶性を有するものであればよく、これに限定され
るものではない。トランジスタTr１は後述する
NAND回路NAの出力によりEC素子ECの正方向
への電圧印加を制御する。トランジスタTr２は
やはり後述するNOR回路NOの出力によりEC素
子ECの逆方向への電圧印加を制御する。Rcは前
述した検出電圧Vcを設定する抵抗、比較器COM.
１は検出電圧VcとEC素子ECの端子電圧ＶECを
比較しＶEC＜Vcであることを検出して“１”を
出力しそれ以外の時“０”を出力する。フリツプ
フロツプ回路FF１はＳ端子に比較器COM.１の
出力を受け、また端子４に入力されるクロツクパ
ルスはインバータINV.１により反転されてＲ端
子に印加される。このフリツプフロツプ回路FF
１の出力は第１表に示す如くである。インバータ
INV.２は１の出力を反転するものである。す
なわちFF１，INV.１はCOM.１がＶEC＜Vcであ
ることを検出した時クロツクパルスに同期して
INV.２から“１”を出力する。
EC素子と略称する）のような記憶性を有する表
示体の駆動装置に関する。 上述したEC素子は正方向の電圧印加によりそ
の電荷量が所定量以上になると発色し、逆方向の
電圧印加により電荷量が減少すると消色する。そ
してこの素子は一度発色状態になるとその正方向
の印加電圧を断つても逆方向の電圧を印加しない
限りすぐには消色しない性質、すなわち記憶性を
有している。 従来EC素子のような表示体の駆動装置として
表示信号が入力された時発色駆動回路を所定時間
作動して表示体に正方向の電圧を印加し表示体を
発色させ、この電圧印加を断つた後次第に端子電
圧が減少して消色状態になるのを防止する為表示
信号が入力されている限り発色駆動回路を所定間
隔で断続的に作動するものが知られている。この
装置は発色駆動回路を断続的に作動するので節電
できる利点がある。しかしながら表示体のパター
ン面積の差異、あるいは表示体自身の特性のバラ
ツキや特性の経年変化等により表示体が発色状態
から消色状態になるまでの時間はそれぞれ異な
り、また変化していく。したがつて従来装置の如
く駆動回路が断続的に作動する時間間隔を予め設
定してしまうと、表示信号が入力されて発色状態
になければならないのに消色状態になつてしまつ
たり、また発色状態にあるのにEC素子へ電圧を
ムダに印加してしまつたり等の不都合が生ずる。 本発明の目的は上記不都合を除去し、表示体の
パターン面積に差異があつても、あるいは表示体
自身の特性のバラツキや経年変化があつても発色
状態を確実に保持でき、また合理的な節電のでき
る表示体の駆動装置を提供することにある。 以下本発明の実施例を添付図面に基づいて説明
する。 まずEC素子ECの一般的構造を説明する。第１
図において、１は基板、２は電極、３はエレクト
ロクロミイ層（以下EC層と略称する）、４は固定
電解質層、５は電極である。そして電極５に
（＋）を印加し電極２に（−）を印加するすなわ
ち正方向に電圧を印加すると、供給電荷量が所定
量以上になつた時EC層が発色する。また電極５
に（−）を、電極２に（＋）を印加するすなわち
逆方向に電圧を印加すると、電荷量が所定量以下
に減少した時EC層が消色する。このEC素子EC
の正方向に三角波電圧を印加し、その後EC素子
ECの逆方向に前記と同様の三角波電圧を印加し
た場合の特性は第２図の如くである。すなわち第
２図の横軸はEC素子の印加電圧、縦軸はEC素子
（正確にはEC層）の発色濃度を示しており、上述
した電圧の印加によりその濃度はａ→ｂ→ｃ→ｄ
→ｅ→ａと変化する。本発明ではEC素子が発色
していると認識できる限界濃度をNcとし、また
消色したと認識できる限界濃度をNdと定めてい
る。そしてEC素子の発色濃度がNc以上であれば
「EC素子が充分な発色状態にある」と称し、Nc
とNdの間すなわち発色しているか消色している
か不明確な状態にあれば「EC素子が不充分な発
色状態にある」と称し、Nd以下であれば「EC素
子が充分な消色状態にある」と称している。そし
てEC素子への電圧印加を断つた時のNc，Ndに対
応するEC素子の端子電圧をそれぞれVc，Vdと定
めている。すなわちEC素子の発色濃度はEC素子
に蓄積された電荷量に依存するものであり、本装
置ではこの電荷量を開放状態の電圧Vc，Vdによ
つて知ろうとしている。 次に本発明の回路例を第３図を参照して説明す
る。 １，２，３は電源端子で、２は接地され１―２
間には正の電圧（＋V1）が、２―３間には負の電
圧（−V2）がそれぞれ印加される。ECは前述し
たEC素子である。尚本実施例ではEC素子を用い
たが本発明における表示体はEC素子のような記
憶性を有するものであればよく、これに限定され
るものではない。トランジスタTr１は後述する
NAND回路NAの出力によりEC素子ECの正方向
への電圧印加を制御する。トランジスタTr２は
やはり後述するNOR回路NOの出力によりEC素
子ECの逆方向への電圧印加を制御する。Rcは前
述した検出電圧Vcを設定する抵抗、比較器COM.
１は検出電圧VcとEC素子ECの端子電圧ＶECを
比較しＶEC＜Vcであることを検出して“１”を
出力しそれ以外の時“０”を出力する。フリツプ
フロツプ回路FF１はＳ端子に比較器COM.１の
出力を受け、また端子４に入力されるクロツクパ
ルスはインバータINV.１により反転されてＲ端
子に印加される。このフリツプフロツプ回路FF
１の出力は第１表に示す如くである。インバータ
INV.２は１の出力を反転するものである。す
なわちFF１，INV.１はCOM.１がＶEC＜Vcであ
ることを検出した時クロツクパルスに同期して
INV.２から“１”を出力する。
【表】
以上要素Rc，COM.１，FF１，INV.１，INV.
２で第１の検出回路を構成している。Rdは前述
した検出電圧Vdを設定する抵抗、比較器COM.２
は検出電圧VdとEC素子ECの端子電圧を比較し
Vd＜ＶECであることを検出して“１”を出力
し、それ以外の時“０”を出力する。フリツプフ
ロツプ回路FF２はＳ端子に比較器COM.２の出
力を受け、Ｒ端子に端子４に入力されたクロツク
パルスを受ける。このフリツプフロツプ回路FF
２の出力は第１表と同様であり、Q1をQ2と、
１を２と置き換えればよい。すなわちFF２は
COM.２がVd＜ＶECであることを検出した時クロ
ツクパルスに同期して“０”を出力する。以上要
素Rd，COM.２，FF２で第２の検出回路を構成
している。端子５は表示信号が印加される端子で
ある。尚本明細書では端子５に“１”が印加され
た時「表示信号が印加された」と称し、“０”が
印加された時「表示信号が消失した」と称する。
前述したNAND回路NAは端子５に印加された信
号と端子４に印加されるクロツクパルスと第１検
出回路の出力信号とを入力とし、３入力が全て
“１”になつた時“０”を出力しトランジスタTr
１を通導させる。本実施例において、要素NAは
駆動信号発生回路を要素Tr１はスイツチング手
段を、それぞれ構成する。また、以上要素NA，
Tr１で発色駆動回路を構成している。前述した
NOR回路NOは端子５に印加された信号と端子４
に印加されるクロツクパルスと第２検出回路の出
力信号とを入力とし、３入力が全て“０”になつ
た時“１”を出力しトランジスタTr２を導通さ
せる。以上要素NO，Tr２で消色駆動回路を構成
している。 次にこの装置の動作を第４図を参照して説明す
る。表示信号を印加する前すなわち端子５に常に
信号“０”が印加されている時は図示したt0〜t1
時点までの動作が常に繰り返されている。そして
まずクロツクパルスCLが“１”に変化する時信
号“１”（表示信号）を端子５に印加すると（t1
時点）、この時点でEC素子ECの端子電圧はゼロ
であるから比較器COM.１は“１”を出力し、フ
リツプフロツプFF１のＳ端子に“１”が、Ｒ端
子にクロツクパルスCLの反転出力“０”が印加
され、インバータINV.２は“１”を出力する。
この出力はクロツクパルスCLが“０”になるま
でラツチされる。したがつてクロツクパルスが
“１”の間（t1〜t3時点まで）NAND回路NAの３
入力は“１”となり、この回路はその間“０”を
出力する。よつてトランジスタTr.１が導通し、
EC素子ECに正方向電圧＋V1が印加される。しか
しEC素子ECへの供給電荷量が不充分であるとこ
の電圧印加時にEC素子の端子電圧がたとえVc以
上になつてもEC素子の発色は不充分で、次にク
ロツクパルスが“０”になつたときその端子電圧
に即座にVc以下になつてしまう（t3〜t5時点）。
したがつて比較器COM.１の出力は“１”に戻る
（t4時点）。そして次にクロツクパルスが“１”に
なると（t5時点）再び前述のようにトランジスタ
Tr１が導通になる（t5〜t6時点）。この動作はEC
素子に蓄えられた電荷量が所定量以上すなわち
EC素子ECへの電圧印加を断つても即座にEC素
子の端子電圧がVc以下にならずEC素子が充分な
発色状態を保持するようになるまでくりかえされ
る。本実施例ではt6時点でEC素子を充分な発色
状態に保持しておくのに必要な電荷量が蓄積され
たとして説明していく。t6時点でクロツクパルス
CLが“０”となるとNAND回路NAの出力が
“０”トランジスタTr１が不導通となりEC素子
ECに電圧が印加されなくなる。しかしながらこ
の開放状態ではEC素子ECの記憶性の為EC素子
の端子電圧ＶECは即座に減少せず、ゆつくりと減
少して行く。その間EC素子は充分な発色状態に
保たれる。そしてEC素子の電荷量が減少しEC素
子への電圧印加を断つた状態で端子電圧ＶECが検
出電圧Vcを下まわり、すなわちEC素子が不充分
な発色状態となると（t7時点）比較器COM.１の
出力が“０”から“１”に変わつてEC素子が充
分な発色状態でなくなつたことを検出する。次に
クロツクパルスCLが“１”となると（t8時点）
フリツプフロツプ回路FF１のＳ端子に“１”、Ｒ
端子に“０”が入力されインバータINV.２の出
力は“１”になる。この出力はクロツクパルス
CLが“１”の間ラツチされる。したがつてt8〜t9
時点までNAND回路NAの３入力は全て“１”と
なり、この回路は“０”を出力する。この為トラ
ンジスタTr１が導通し、EC素子ECに再び正方
向電圧＋V1が印加されEC素子に電荷が再び供給
されEC素子は充分な発色状態へと移行してい
く。このようにしてEC素子の正方向への電圧印
加がくり返され表示信号（端子５に“１”の信
号）が入力されている限りこの装置はEC素子の
発色状態を確実に保つ。 次に充分な発色状態から消色状態へ移行する場
合の動作について説明する。 いまEC素子ECへの正方向の電圧印加が断た
れ、EC素子ECがまだ充分な発色状態にあるすな
わちVc＜ＶECとする。この状態でクロツクパル
スCLが“０”になる時表示信号の印加を断つ
（端子５に印加される信号を“０”にする）（t11
時点）。この時点でのEC素子の端子電圧ＶECは検
出電圧Vdよりも大きいから比較器COM.２の出力
は“１”である。よつてフリツプフロツプ回路
FF２のＳ端子には“１”がＲ端子には“０”が
それぞれ入力され２端子出力はラツチされてク
ロツクパルスCLが“１”になるまですなわちt11
〜t13時点まで“０”を出力する。したがつて
NOR回路NOの３入力は全て“０”となり、この
回路NOはその間“１”を出力する。よつてトラ
ンジスタTr２が導通しEC素子ECに逆方向電圧
―V2が印加される。そしてEC素子の端子電圧Ｖ
ECは急激に減少し、この端子電圧ＶECは検出電圧
Vdを下まわる（t12時点）次にクロツクパルスCL
が“０”から“１”に変わると（t13時点）NOR
回路NOの出力は“０”となり、EC素子に逆方向
電圧―V2の印加が断たれるEC素子ECのような表
示体は正方向に電圧を印加した後逆方向に短時間
電圧を印加してその端子電圧ＶECを減少させても
マイナスの電荷の印加が不充分だとEC素子の残
留電荷の為その逆方向電圧を断つた後即座に端子
電圧が上昇してしまう（第４図t13〜t14時点参
照）。すなわちそのままにしておくと消失したく
ても発色状態となつてしまう。しかしながら本装
置では電圧印加を断つた後EC素子の端子電圧ＶE
Ｃが上昇し検出電圧Vdを上まわると（t14時点）比
較器COM.２の出力が“０”から“１”に変わ
り、EC素子がまだ充分な消色状態にないことを
検出する。そして次にクロツクパルスCLが
“０”となると（t15時点）フリツプフロツプ回路
FF２のＳ端子に“１”、Ｒ端子に“０”が入力さ
れ、２端子の出力は“０”となり、クロツクパ
ルスCLが“０”の間（t15〜t16時点）この出力は
ラツチされる。したがつてt15〜t16時点の間NOR
回路NOの３入力は“０”となり、この回路は
“１”を出力する。この為トランジスタTr２が導
通し、EC素子に再び逆方向電圧―V2が印加され
る。このようにしてEC素子の逆方向に電圧印加
がくり返されEC素子の逆方向の電圧印加が断た
れた状態でその端子電圧がVd以下になるとすな
わちEC素子の電荷量が所定量以下になるとEC素
子は充分な消色状態となる。これ以後は比較器
COM.２の出力が“１”にならないのでトランジ
スタTr２は導通せずEC素子は充分消色された状
態のまま電圧はゼロに近づく。 尚、本装置においては表示信号及び第１及び第
２検出回路の出力信号等をクロツクパルスに同期
させて出力するように設けたが、このようにクロ
ツクパルスに同期させることなく本発明を構成す
ることも可能である。 以上詳述の如く本発明は表示信号が印加されて
いる時表示体が充分な発色状態になくなつたこと
を検出してこの表示体に正方向電圧を印加し再度
表示体を発色状態とする。したがつて表示体のパ
ターン面積の差異、表示体自身の特性のバラツキ
や特性の経年変化等に影響されることなく発色状
態を確実に保持でき、また必要な時だけ正方向に
電圧を印加するので合理的な節電ができる。 さらに、本発明によれば、表示体の発色を開始
させる手段（検出回路と駆動信号発生回路とスイ
ツチング手段）でもつて、表示体が充分な発光状
態でなくなつた時の発色動作も達成できるので、
構成が簡単である。 また、表示体が充分な消色状態にないことを検
出する回路と、該検出回路の検出信号が印加され
かつ表示信号が消失した時表示体の逆方向の電圧
印加を可能とする消色駆動回路とをさらに設けれ
ば表示体を消色する場合にも必要な時だけ表示体
の逆方向に電圧を印加することになり合理的な節
電ができる。
２で第１の検出回路を構成している。Rdは前述
した検出電圧Vdを設定する抵抗、比較器COM.２
は検出電圧VdとEC素子ECの端子電圧を比較し
Vd＜ＶECであることを検出して“１”を出力
し、それ以外の時“０”を出力する。フリツプフ
ロツプ回路FF２はＳ端子に比較器COM.２の出
力を受け、Ｒ端子に端子４に入力されたクロツク
パルスを受ける。このフリツプフロツプ回路FF
２の出力は第１表と同様であり、Q1をQ2と、
１を２と置き換えればよい。すなわちFF２は
COM.２がVd＜ＶECであることを検出した時クロ
ツクパルスに同期して“０”を出力する。以上要
素Rd，COM.２，FF２で第２の検出回路を構成
している。端子５は表示信号が印加される端子で
ある。尚本明細書では端子５に“１”が印加され
た時「表示信号が印加された」と称し、“０”が
印加された時「表示信号が消失した」と称する。
前述したNAND回路NAは端子５に印加された信
号と端子４に印加されるクロツクパルスと第１検
出回路の出力信号とを入力とし、３入力が全て
“１”になつた時“０”を出力しトランジスタTr
１を通導させる。本実施例において、要素NAは
駆動信号発生回路を要素Tr１はスイツチング手
段を、それぞれ構成する。また、以上要素NA，
Tr１で発色駆動回路を構成している。前述した
NOR回路NOは端子５に印加された信号と端子４
に印加されるクロツクパルスと第２検出回路の出
力信号とを入力とし、３入力が全て“０”になつ
た時“１”を出力しトランジスタTr２を導通さ
せる。以上要素NO，Tr２で消色駆動回路を構成
している。 次にこの装置の動作を第４図を参照して説明す
る。表示信号を印加する前すなわち端子５に常に
信号“０”が印加されている時は図示したt0〜t1
時点までの動作が常に繰り返されている。そして
まずクロツクパルスCLが“１”に変化する時信
号“１”（表示信号）を端子５に印加すると（t1
時点）、この時点でEC素子ECの端子電圧はゼロ
であるから比較器COM.１は“１”を出力し、フ
リツプフロツプFF１のＳ端子に“１”が、Ｒ端
子にクロツクパルスCLの反転出力“０”が印加
され、インバータINV.２は“１”を出力する。
この出力はクロツクパルスCLが“０”になるま
でラツチされる。したがつてクロツクパルスが
“１”の間（t1〜t3時点まで）NAND回路NAの３
入力は“１”となり、この回路はその間“０”を
出力する。よつてトランジスタTr.１が導通し、
EC素子ECに正方向電圧＋V1が印加される。しか
しEC素子ECへの供給電荷量が不充分であるとこ
の電圧印加時にEC素子の端子電圧がたとえVc以
上になつてもEC素子の発色は不充分で、次にク
ロツクパルスが“０”になつたときその端子電圧
に即座にVc以下になつてしまう（t3〜t5時点）。
したがつて比較器COM.１の出力は“１”に戻る
（t4時点）。そして次にクロツクパルスが“１”に
なると（t5時点）再び前述のようにトランジスタ
Tr１が導通になる（t5〜t6時点）。この動作はEC
素子に蓄えられた電荷量が所定量以上すなわち
EC素子ECへの電圧印加を断つても即座にEC素
子の端子電圧がVc以下にならずEC素子が充分な
発色状態を保持するようになるまでくりかえされ
る。本実施例ではt6時点でEC素子を充分な発色
状態に保持しておくのに必要な電荷量が蓄積され
たとして説明していく。t6時点でクロツクパルス
CLが“０”となるとNAND回路NAの出力が
“０”トランジスタTr１が不導通となりEC素子
ECに電圧が印加されなくなる。しかしながらこ
の開放状態ではEC素子ECの記憶性の為EC素子
の端子電圧ＶECは即座に減少せず、ゆつくりと減
少して行く。その間EC素子は充分な発色状態に
保たれる。そしてEC素子の電荷量が減少しEC素
子への電圧印加を断つた状態で端子電圧ＶECが検
出電圧Vcを下まわり、すなわちEC素子が不充分
な発色状態となると（t7時点）比較器COM.１の
出力が“０”から“１”に変わつてEC素子が充
分な発色状態でなくなつたことを検出する。次に
クロツクパルスCLが“１”となると（t8時点）
フリツプフロツプ回路FF１のＳ端子に“１”、Ｒ
端子に“０”が入力されインバータINV.２の出
力は“１”になる。この出力はクロツクパルス
CLが“１”の間ラツチされる。したがつてt8〜t9
時点までNAND回路NAの３入力は全て“１”と
なり、この回路は“０”を出力する。この為トラ
ンジスタTr１が導通し、EC素子ECに再び正方
向電圧＋V1が印加されEC素子に電荷が再び供給
されEC素子は充分な発色状態へと移行してい
く。このようにしてEC素子の正方向への電圧印
加がくり返され表示信号（端子５に“１”の信
号）が入力されている限りこの装置はEC素子の
発色状態を確実に保つ。 次に充分な発色状態から消色状態へ移行する場
合の動作について説明する。 いまEC素子ECへの正方向の電圧印加が断た
れ、EC素子ECがまだ充分な発色状態にあるすな
わちVc＜ＶECとする。この状態でクロツクパル
スCLが“０”になる時表示信号の印加を断つ
（端子５に印加される信号を“０”にする）（t11
時点）。この時点でのEC素子の端子電圧ＶECは検
出電圧Vdよりも大きいから比較器COM.２の出力
は“１”である。よつてフリツプフロツプ回路
FF２のＳ端子には“１”がＲ端子には“０”が
それぞれ入力され２端子出力はラツチされてク
ロツクパルスCLが“１”になるまですなわちt11
〜t13時点まで“０”を出力する。したがつて
NOR回路NOの３入力は全て“０”となり、この
回路NOはその間“１”を出力する。よつてトラ
ンジスタTr２が導通しEC素子ECに逆方向電圧
―V2が印加される。そしてEC素子の端子電圧Ｖ
ECは急激に減少し、この端子電圧ＶECは検出電圧
Vdを下まわる（t12時点）次にクロツクパルスCL
が“０”から“１”に変わると（t13時点）NOR
回路NOの出力は“０”となり、EC素子に逆方向
電圧―V2の印加が断たれるEC素子ECのような表
示体は正方向に電圧を印加した後逆方向に短時間
電圧を印加してその端子電圧ＶECを減少させても
マイナスの電荷の印加が不充分だとEC素子の残
留電荷の為その逆方向電圧を断つた後即座に端子
電圧が上昇してしまう（第４図t13〜t14時点参
照）。すなわちそのままにしておくと消失したく
ても発色状態となつてしまう。しかしながら本装
置では電圧印加を断つた後EC素子の端子電圧ＶE
Ｃが上昇し検出電圧Vdを上まわると（t14時点）比
較器COM.２の出力が“０”から“１”に変わ
り、EC素子がまだ充分な消色状態にないことを
検出する。そして次にクロツクパルスCLが
“０”となると（t15時点）フリツプフロツプ回路
FF２のＳ端子に“１”、Ｒ端子に“０”が入力さ
れ、２端子の出力は“０”となり、クロツクパ
ルスCLが“０”の間（t15〜t16時点）この出力は
ラツチされる。したがつてt15〜t16時点の間NOR
回路NOの３入力は“０”となり、この回路は
“１”を出力する。この為トランジスタTr２が導
通し、EC素子に再び逆方向電圧―V2が印加され
る。このようにしてEC素子の逆方向に電圧印加
がくり返されEC素子の逆方向の電圧印加が断た
れた状態でその端子電圧がVd以下になるとすな
わちEC素子の電荷量が所定量以下になるとEC素
子は充分な消色状態となる。これ以後は比較器
COM.２の出力が“１”にならないのでトランジ
スタTr２は導通せずEC素子は充分消色された状
態のまま電圧はゼロに近づく。 尚、本装置においては表示信号及び第１及び第
２検出回路の出力信号等をクロツクパルスに同期
させて出力するように設けたが、このようにクロ
ツクパルスに同期させることなく本発明を構成す
ることも可能である。 以上詳述の如く本発明は表示信号が印加されて
いる時表示体が充分な発色状態になくなつたこと
を検出してこの表示体に正方向電圧を印加し再度
表示体を発色状態とする。したがつて表示体のパ
ターン面積の差異、表示体自身の特性のバラツキ
や特性の経年変化等に影響されることなく発色状
態を確実に保持でき、また必要な時だけ正方向に
電圧を印加するので合理的な節電ができる。 さらに、本発明によれば、表示体の発色を開始
させる手段（検出回路と駆動信号発生回路とスイ
ツチング手段）でもつて、表示体が充分な発光状
態でなくなつた時の発色動作も達成できるので、
構成が簡単である。 また、表示体が充分な消色状態にないことを検
出する回路と、該検出回路の検出信号が印加され
かつ表示信号が消失した時表示体の逆方向の電圧
印加を可能とする消色駆動回路とをさらに設けれ
ば表示体を消色する場合にも必要な時だけ表示体
の逆方向に電圧を印加することになり合理的な節
電ができる。
第１図はEC素子の一般的な構造を示す図、第
２図はEC素子の特性を示す図、第３図は本発明
の実施例としての回路を示す図、及び第４図は第
３図の回路の信号のタイムチヤートを示す図であ
る。 主要部分の符号の説明、検出回路……Rc，
COM.１，FF１，INV.１，INV.２、発色駆動回
路……NA，Tr１、第２の検出回路……Rd，
COM.２，FF２、消色駆動回路……NO，Tr２。
２図はEC素子の特性を示す図、第３図は本発明
の実施例としての回路を示す図、及び第４図は第
３図の回路の信号のタイムチヤートを示す図であ
る。 主要部分の符号の説明、検出回路……Rc，
COM.１，FF１，INV.１，INV.２、発色駆動回
路……NA，Tr１、第２の検出回路……Rd，
COM.２，FF２、消色駆動回路……NO，Tr２。
Claims (1)
- 【特許請求の範囲】 １ 正方向の電圧印加により発色状態となり、逆
方向の電圧印加により消色状態となる表示体であ
つて、発色状態になつた後に正方向の電圧印加を
断つても発色状態を保つ記憶性を有する表示体の
駆動装置において、 前記表示体の充分な発色濃度の下限に対応する
第１の検出レベルを有し、前記表示体の濃度が第
１検出レベル以下になつたことを検出して第１検
出信号を発する第１検出回路と、 第１検出レベルよりも所定量小さくかつ充分な
消色濃度の上限に対応する第２の検出レベルを有
し、前記表示体の濃度が第２検出レベル以上にな
つたことを検出して第２検出信号を発する第２検
出回路と、 表示を指令する為の表示信号を出力する表示信
号出力手段と、 第１の状態及び第２の状態に交互に変化するク
ロツク信号を出力するクロツク信号発生手段と、 前記表示信号出力手段と前記クロツク信号出力
手段と前記第１検出回路の各出力を受け、表示信
号及び第１検出信号が入力されかつクロツク信号
が第１の状態にある時にのみ前記表示体に正方向
の電圧を印加する発色駆動回路と、 前記表示信号出力手段と前記クロツク信号出力
手段と前記第２検出回路の各出力を受け、表示信
号が断たれかつ第２検出信号が入力されさらにク
ロツク信号が第２の状態にある時にのみ前記表示
体に逆方向の電圧を印加する消色駆動回路とを有
することを特徴とする駆動装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12356578A JPS5550294A (en) | 1978-10-09 | 1978-10-09 | Device for driving display unit having storage property |
| US06/082,884 US4298870A (en) | 1978-10-09 | 1979-10-09 | Device for driving a display element having a memorizing property |
| DE19792940925 DE2940925A1 (de) | 1978-10-09 | 1979-10-09 | Einrichtung zum treiben eines speichereigenschaft aufweisenden anzeigeelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12356578A JPS5550294A (en) | 1978-10-09 | 1978-10-09 | Device for driving display unit having storage property |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5550294A JPS5550294A (en) | 1980-04-11 |
| JPS6246877B2 true JPS6246877B2 (ja) | 1987-10-05 |
Family
ID=14863723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12356578A Granted JPS5550294A (en) | 1978-10-09 | 1978-10-09 | Device for driving display unit having storage property |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4298870A (ja) |
| JP (1) | JPS5550294A (ja) |
| DE (1) | DE2940925A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3142907A1 (de) * | 1981-10-29 | 1983-05-11 | Fa. Carl Zeiss, 7920 Heidenheim | Optische regelschaltung fuer elektrochrome schichten |
| JPS58166394A (ja) * | 1982-03-26 | 1983-10-01 | セイコーインスツルメンツ株式会社 | エレクトロクロミツク表示装置 |
| US5148014A (en) * | 1990-08-10 | 1992-09-15 | Donnelly Corporation | Mirror system with remotely actuated continuously variable reflectant mirrors |
| US5122647A (en) * | 1990-08-10 | 1992-06-16 | Donnelly Corporation | Vehicular mirror system with remotely actuated continuously variable reflectance mirrors |
| FR2666804B1 (fr) * | 1990-09-14 | 1993-05-28 | Saint Gobain Vitrage Int | Vitrage electrochrome. |
| US5220317A (en) * | 1990-12-11 | 1993-06-15 | Donnelly Corporation | Electrochromic device capable of prolonged coloration |
| JPH05158433A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| FR2728696A1 (fr) * | 1994-12-23 | 1996-06-28 | Saint Gobain Vitrage | Procede d'alimentation electrique d'un vitrage electrocommandable |
| US6089721A (en) | 1997-04-02 | 2000-07-18 | Donnelly Corporation | Digital electrochromic mirror system |
| US6056410A (en) | 1997-04-02 | 2000-05-02 | Donnelly Corporation | Digital electrochromic mirror system |
| US5973819A (en) * | 1998-09-21 | 1999-10-26 | Ppg Industries Ohio, Inc. | Method and apparatus for controlling an electrochromic device |
| US5978126A (en) * | 1998-09-21 | 1999-11-02 | Ppg Industries Ohio, Inc. | Apparatus for controlling an electrochromic device |
| US5973818A (en) * | 1998-09-21 | 1999-10-26 | Ppg Industries Ohio, Inc. | Method and apparatus for controlling an electrochromic device |
| JP3951950B2 (ja) * | 2002-05-31 | 2007-08-01 | ソニー株式会社 | 表示装置の駆動方法 |
| DE10239323A1 (de) * | 2002-08-27 | 2004-03-11 | Siemens Ag | Entladeschaltung für ein elektrochromes Element |
| US20070140072A1 (en) * | 2005-07-29 | 2007-06-21 | Anoop Agrawal | Electro-Optic Device and Process for Optical Media |
| US7724415B2 (en) * | 2006-03-29 | 2010-05-25 | Casio Computer Co., Ltd. | Display drive device and display device |
| JP6801241B2 (ja) * | 2016-06-10 | 2020-12-16 | 株式会社リコー | 調光システム、調光方法、プログラム及び表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123699A (en) * | 1977-04-04 | 1978-10-28 | Sharp Corp | Driving system of display unit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045791A (en) * | 1972-04-06 | 1977-08-30 | Matsushita Electric Industrial Co., Ltd. | Apparatus for driving liquid crystal display device wherein the signal applied thereto is varied in accordance with the temperature of the device |
| NL7313982A (nl) * | 1973-10-11 | 1975-04-15 | Philips Nv | Bekrachtigingsschakeling voor een visueel weer- lement. |
| US4205903A (en) * | 1975-11-06 | 1980-06-03 | Sharp Kabushiki Kaisha | Writing/erasing technique for an electrochromic display cell |
| JPS5911911B2 (ja) * | 1975-12-01 | 1984-03-19 | シチズン時計株式会社 | デンシコウガクテキヒヨウジタイノクドウホウホウ |
| JPS5323295A (en) * | 1976-08-17 | 1978-03-03 | Citizen Watch Co Ltd | Drive circuit electro-chromic display device |
| DE2756048C2 (de) * | 1976-12-17 | 1984-07-05 | Sharp K.K., Osaka | Schaltungsanordnung zum Betrieb einer elektrochromen Anzeigevorrichtung |
| DE2802235C3 (de) * | 1977-01-21 | 1980-09-04 | Sharp K.K., Osaka (Japan) | Verfahren und Schaltungsanordnung zur Ansteuerung einer elektrochromen Anzeigevorrichtung |
-
1978
- 1978-10-09 JP JP12356578A patent/JPS5550294A/ja active Granted
-
1979
- 1979-10-09 DE DE19792940925 patent/DE2940925A1/de not_active Withdrawn
- 1979-10-09 US US06/082,884 patent/US4298870A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123699A (en) * | 1977-04-04 | 1978-10-28 | Sharp Corp | Driving system of display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5550294A (en) | 1980-04-11 |
| US4298870A (en) | 1981-11-03 |
| DE2940925A1 (de) | 1980-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6246877B2 (ja) | ||
| JP2008533536A (ja) | Ｅｃｄ制御方法及びｅｃｄ制御装置 | |
| US4117475A (en) | Driver circuit for electrochromic display device | |
| CN101114424B (zh) | 电泳显示面板驱动方法及装置、电泳显示装置及电子设备 | |
| JPH1063216A (ja) | エレクトロクロミック素子の駆動装置 | |
| JPH08329686A (ja) | 強誘電体記憶装置 | |
| US4419596A (en) | Power on clear circuit | |
| JP3062110B2 (ja) | データラッチ回路 | |
| JP5608318B2 (ja) | 液晶パネルの駆動方法及びそれを具現するマスキング回路 | |
| KR850004854A (ko) | 어드레스 변이에 따른 출력펄스 발생회로 및 그 발생방법 | |
| US4535329A (en) | Constant current/constant voltage drive for an electrochromic display cell | |
| JPH09265800A (ja) | 同期型ストレステストモード制御 | |
| JPH0720439A (ja) | 液晶駆動装置 | |
| GB1585923A (en) | Ac gas discharge displays | |
| US4255238A (en) | Method of control for an electrolytic display cell and especially a cell of the metal halide type and a circuit for the application of said method | |
| JP2863042B2 (ja) | ダイナミック型半導体記憶装置 | |
| US4210909A (en) | Complete bleaching of non-selected display electrodes in an electrochromic display drive | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JPS5886591A (ja) | 液晶表示装置 | |
| US4297696A (en) | Color uniforming drive in an electrochromic display device | |
| JPS6223399B2 (ja) | ||
| JPS5857118B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| KR100569713B1 (ko) | 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로 | |
| CN205168387U (zh) | 一种按键与液晶屏结合的车载播放机驱动电路 | |
| JPS5813917B2 (ja) | プラズマ・デイスプレイ・パネルの駆動方式 |